## (19) 世界知的所有権機関 国際事務局



# 

# (43) 国際公開日 2003 年4 月3 日 (03.04.2003)

## PCT

# (10) 国際公開番号 WO 03/027998 A1

(51) 国際特許分類<sup>7</sup>: G09G 3/30, 3/20, H03M 1/74

(21) 国際出願番号: PCT/JP02/09668

(22) 国際出願日: 2002 年9 月20 日 (20.09.2002)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願2001-291598 2001年9月25日(25.09.2001) JP 特願2001-332196

2001年10月30日(30.10.2001) JF


特願2002-136157 2002年5月10日(10.05.2002) JP

(71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府 門真市大字門真1006番地 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 山野 敦浩 (YAMANO,Atsuhiro) [JP/JP]; 〒666-0001 兵庫県 川西市 大和東 2-26-5 Hyogo (JP). 高原 博司 (TAKA-HARA,Hiroshi) [JP/JP]; 〒572-0807 大阪府 寝屋川市 大字太秦 1011-1-345-C-345 Osaka (JP). 柘植仁志 (TSUGE,Hitoshi) [JP/JP]; 〒571-0074 大阪府 門真市宮前町 16-1-314 Osaka (JP).
- (74) 代理人: 角田 嘉宏, 外(SUMIDA, Yoshihiro et al.); 〒 650-0031 兵庫県 神戸市中央区 東町123番地の1 貿易ビル3階 有古特許事務所 Hyogo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ,

/続葉有/

- (54) Title: EL DISPLAY PANEL AND EL DISPLAY APPARATUS COMPRISING IT
- (54) 発明の名称: EL表示パネルおよびそれを用いたEL表示装置



681..GROUP OF TRANSISTORS
A....CURRENT DELIVERY

(57) Abstract: In a source driver (14) which an EL display apparatus comprises, the gate voltage of the first-stage current source by a transistor (631) is impressed on the gate of an adjacent transistor (632a) of the second-stage current source. As a result, a current flowing through the transistor (632a) is delivered to a transistor (632b) of the second-stage current source. The gate voltage by the transistor (632b) of the second-stage current



TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

## — 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

source is impressed on the gate of a transistor (633a) of the third-stage current source. As a result, a current flowing through the transistor (633a) is delivered to a transistor (633b) of the third-stage current source. The gate of the transistor (633b) of the third-stage current source is provided with many current sources (634) according to a necessary number of bits.

#### (57) 要約:

本発明のEL表示装置が備えるソースドライバ(14)において、トランジスタ(631)による第1段電流源のゲート電圧が、隣接する第2段電流源のトランジスタ(632a)のゲートに印加され、その結果トランジスタ(632a)に流れる電流が、第2段電流源のトランジスタ(632b)に受け渡される。また、第2の電流源のトランジスタ(632b)によるゲート電圧が、隣接する第3段電流源のトランジスタ(633a)に流れる電流が、第3段電流源のトランジスタ(633a)に流れる電流が、第3段電流源のトランジスタ(633b)に受け渡される。第3段電流源のトランジスタ(633b)に受け渡される。第3段電流源のトランジスタ(633b)のゲートには多数の電流源(634)が必要なビット数に応じて設けられている。

1

# 明 細 書

# EL表示パネルおよびそれを用いたEL表示装置

5

10

15

## 〔技術分野〕

本発明は、有機または無機エレクトロルミネッセンス(EL)素子を 用いたEL表示装置に関し、特に所望の電流を正確にEL素子に対して 供給することができるEL表示装置に関するものである。

## 〔技術背景〕

一般に、アクティブマトリクス型表示装置では、多数の画素をマトリクス状に並べ、与えられた画像信号に応じて画素毎に光強度を制御することによって画像を表示する。たとえば、電気光学物質として液晶を用いた場合は、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学変換物質として有機エレクトロルミネッセンス(EL)材料を用いたアクティブマトリクス型の画像表示装置でも、基本的な動作は液晶を用いた場合と同様である。

液晶表示パネルでは、各画素はシャッタとして動作し、バックライト 20 からの光を画素であるシャッタでオンオフさせることにより画像を表示する。有機EL表示パネルは各画素に発光素子を有する自発光型の表示パネルである。このような自発光型の表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有している。

25 有機EL表示パネルは各発光素子(画素)の輝度を電流量によって制御する。このように、発光素子が電流駆動型あるいは電流制御型であるという点で液晶表示パネルとは大きく異なる。

有機EL表示パネルにおいても、液晶表示パネルと同様に、単純マト

リクス方式およびアクティブマトリクス方式の構成が可能である。前者は構造が単純であるものの大型かつ高精細の表示パネルの実現が困難である。しかし、安価である。後者は大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に難しい、比較的高価であるという課題がある。現在では、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄膜トランジスタ(TFT)によって制御する。

5

25

このアクティブマトリクス方式の有機EL表示パネルは、例えば特開 10 平8-234683号公報に開示されている。この表示パネルの一画素 分の等価回路を第62図に示す。画素216は発光素子であるEL素子 215、第1のトランジスタ211a、第2のトランジスタ211bお よび蓄積容量219からなる。ここでEL素子215は有機エレクトロ ルミネッセンス(EL)素子である。

15 なお、本明細書では、E L 素子に電流を供給(制御)するトランジスタを駆動用トランジスタと呼ぶ。また、第62図におけるトランジスタ211bのように、スイッチとして動作するトランジスタをスイッチ用トランジスタと呼ぶ。

E L 素子 2 1 5 は多くの場合、整流性があるため、O L E D (有機発 20 光ダイオード)と呼ばれることがある。そのため、第 6 2 図ではE L 素 子 2 1 5 を O L E D としてダイオードの記号を用いている。

第62図の例では、Pチャンネル型のトランジスタ211aのソース端子(S)をVdd(電源電位)とし、EL素子215のカソード(陰極)は接地電位(Vk)に接続される。一方、アノード(陽極)はトランジスタ211bのドレイン端子(D)に接続されている。一方、Pチャンネル型のトランジスタ211bのゲート端子はゲート信号線217aに接続され、ソース端子はソース信号線218に接続され、ドレイン端子は蓄積容量219およびトランジスタ211aのゲート端子

10

15

20

25

(G)に接続されている。

画素216を動作させるために、まず、ゲート信号線217aを選択状態とし、ソース信号線218に輝度情報を表す画像信号を印加する。すると、トランジスタ211bが導通し、蓄積容量219が充電又は放電され、トランジスタ211aのゲート電位は画像信号の電位に一致する。ゲート信号線217aを非選択状態とすると、トランジスタ211aがオフになり、トランジスタ211aは電気的にソース信号線218から切り離される。しかし、トランジスタ211aのゲート電位は蓄積容量219によって安定に保持される。トランジスタ211aを介してEL素子215に流れる電流は、トランジスタ11aのゲート/ソース端子間電圧Vgsに応じた値となり、EL素子215はトランジスタ211aを通って供給される電流量に応じた輝度で発光し続ける。

以上のように、第62図に示した従来例は、1画素が、1つの選択トランジスタ (スイッチング素子) と、1つの駆動用トランジスタとで構成されたものである。その他の従来例は、例えば特願平11-327637号公報に開示されている。この公報には、画素がカレントミラー回路で構成された実施例が示されている。

ところで、有機EL表示パネルは、通常、低温ポリシリコントランジスタアレイを用いてパネルを構成している。しかし、有機EL素子は、電流に基づいて発光するため、トランジスタの特性にバラツキがあると、表示ムラが発生するという問題があった。

また、ソース信号線18には寄生容量が存在するが、従来のEL表示パネルではこの寄生容量を十分に充放電することができなかった。そのため、画素16に所望の電流を供給することができない場合が生じるという問題があった。

また、表示ムラは、電流プログラム方式の画素構成を採用することにより低減することが可能である。ここで、電流プログラムを実施するためには、電流駆動方式のソースドライバが必要となる。しかし、電流駆

PCT/JP02/09668

動方式のソースドライバにおいても電流出力段を構成するトランジス タ素子にバラツキが発生する。そのため、各出力端子からの出力電流に バラツキが発生し、良好な画像表示ができないという課題があった。

さらに、人間の視覚は、低階調領域では輝度の変化に対する感度が低く、高階調領域では輝度の変化に対する感度が高いという特性を有している。そのため、電流駆動方式のソースドライバにおいて全階調領域に亘って一定の電流値の刻みで表示を行うこととすると、人間にとって自然な画像を表示することができないという課題があった。

## 〔発明の開示〕

5

15

20

25

10 本発明はこのような事情に鑑みてなされたものであり、その目的は、 ソースドライバが備える出力端子からの出力電流のばらつきを抑制す ることにより、良好な画像表示を実現することができるEL表示装置を 提供することにある。

そして、これらの目的を達成するために、本発明に係るEL表示装置は、複数のソース信号線と、前記ソース信号線を介して供給される電流に応じた輝度で発光する複数のEL素子と、前記ソース信号線を介して画像の階調に応じた電流を前記EL素子に供給するソースドライバとを備えるEL表示装置において、前記ソースドライバは、基準信号を生成する基準信号生成手段と、前記基準信号生成手段によって生成された基準信号を電流にて出力する第1電流源と、前記ソース信号線に対応して複数設けられ、それぞれが、前記第1電流源によって出力された基準信号を電圧にて受け渡すように構成されている第2電流源とを具備し、前記第2電流源のそれぞれが有している基準信号を用いて前記画像の階調に応じた電流を生成するように構成されている。

このように構成すると、ソースドライバからの出力電流のばらつきを 抑制することができるので、良好な画像表示を実現することができる。

また、前記発明に係るEL表示装置において、前記第2電流源のそれ ぞれには、選択された場合に前記基準信号を電流にて出力するように構 成されている単位トランジスタが複数接続され、前記ソースドライバは、前記画像の階調に応じて1または複数の前記単位トランジスタを選択するように構成されており、表示可能な階調数をKとし、前記単位トランジスタの大きさをSt(平方 $\mu$ m)としたとき、 $40 \le K/$ (St) 1/2 かつSt  $\le 300$ の関係を満足するように構成されていることが好ましい。

5

このように構成すると、ソースドライバからの出力電流に多少のばら つきが発生したとしても画像表示でそのばらつきが認識されにくくな る。

10 また、前記発明に係るEL表示装置において、前記複数の第2電流源は、2平方mm以下の領域内に形成されていることが好ましい。これによりソースドライバからの出力電流のばらつきを極力抑えることができる。

また、前記発明に係るEL表示装置において、前記ソースドライバに 15 は、前記EL素子から発せられる光が前記第1電流源および第2電流源 に照射されることを防止するための遮光膜が形成されていることが好ま しい。これにより、EL素子から発せられる光が第1電流源および第2 電流源に入射することによって生じるホトコンダクタ現象を防止するこ とができる。

20 また、本発明に係るEL表示装置において、複数のソース信号線と、前記ソース信号線を介して供給される電流に応じた輝度で発光する複数のEL素子と、前記ソース信号線を介して画像の階調に応じた電流を前記EL素子に供給するソースドライバとを備えるEL表示装置において、前記ソースドライバは、第1単位電流を出力する複数の単位トランジスタを含んでなり、前記第1単位電流を組み合わせることにより所望の電流を前記EL素子に出力する第1電流出力回路と、前記第1単位電流よりも大きい第2単位電流を出力する複数の単位トランジスタを含んでなり、前記第2単位電流を組み合わせることにより所望の電流を前記EL

6

素子に出力する第2電流出力回路とを具備し、表示すべき階調が所定の 階調よりも低い場合に、該表示すべき階調に応じた電流を出力すべく前 記第1電流出力回路を動作させ、表示すべき階調が所定の階調以上の場 合に、該表示すべき階調に応じた電流を出力すべく前記第2電流出力回 路を動作させると共に、所定の電流を前記第1電流出力回路に出力させ るように構成されている。

5

10

15

20

25

このように構成すると、表示すべき階調が所定の階調よりも低いときには低い電流値の刻みで表示を行い、同じく所定の階調以上のときには高い電流値の刻みで表示を行うことになる。これにより、低階調領域では輝度の変化が小さく、高階調領域では輝度の変化が大きくなるような表示特性とすることが可能となり、人間にとって自然な映像を表示することができるようになる。

また、前記発明に係るEL表示装置において、前記第2電流の大きさは、前記第1電流の大きさの4倍以上8倍以下であることが好ましい。

さらに、前記発明に係るEL表示装置において、前記ソースドライバには、前記EL素子から発せられる光が前記第1電流出力回路および第2電流出力回路に照射されることを防止するための遮光膜が形成されていることが好ましい。

また、本発明に係る電子機器は、請求の範囲第2項に記載のEL表示 装置を備え、前記EL表示装置に対して画像信号を出力するように構成 されている。

また、本発明に係るEL表示装置は、EL素子がマトリックス状に形成された表示領域と、前記EL素子に映像信号を電流として供給するソースドライバとを具備し、前記ソースドライバは、基準電流を発生する基準電流発生手段と、前記基準電流発生手段からの基準電流が入力され、かつ前記基準電流に対応する第1の電流を出力する第1の電流源と、前記第1の電流源から出力される第1の電流が入力され、かつ前記第1の電流に対応する第2の電流を出力する第2の電流源と、前記第2の電流に対応する第2の電流を出力する第2の電流源と、前記第2の電流

7

源から出力される第2の電流が入力され、かつ前記第2の電流に対応する第3の電流を出力する第3の電流源と、前記第3の電流源から出力される第3の電流が入力され、かつ入力画像データに対応して前記第3の電流に対応する単位電流を前記EL素子に出力する複数の単位電流源とを有していることを特徴とする。

5

10

20

25

また、本発明に係るEL表示装置は、EL素子がマトリックス状に形成された表示領域と、前記EL素子に映像信号を電流として供給するソースドライバとを具備し、前記ソースドライバは、複数の単位トランジスタを有し、前記単位トランジスタは、入力された映像信号の大きさに対応して選択された場合に単位電流を出力するように構成されており、表示可能な階調数をKとし、前記単位トランジスタの大きさをSt(平方 $\mu$ m)としたとき、 $40 \le K/(St)^{1/2}$ かつSt $\le 300$ の関係を満足するように構成されていることを特徴とする。

また、本発明に係るEL表示装置は、EL素子がマトリックス状に形 15 成された表示領域と、前記EL素子に映像信号を電流として供給するソ ースドライバとを具備し、前記ソースドライバは、第1のトランジスタ と、前記第1のトランジスタとカレントミラー接続された複数の第2の トランジスタからなるトランジスタ群とを有し、前記トランジスタ群は 2平方mm以内の範囲に形成されていることを特徴とする。

また、前記発明に係るEL表示装置において、前記第1のトランジスタは、複数の単位トランジスタから構成され、該複数の単位トランジスタは、2平方mm以内の範囲に形成されていることが好ましい。

また、本発明に係るEL表示装置は、EL素子を有する画素がマトリックス状に形成された表示領域と、前記画素に形成されたトランジスタ素子と、前記トランジスタ素子をオンオフ制御するゲートドライバと、前記トランジスタ素子に映像信号を供給するソースドライバとを具備し、前記ゲートドライバは、Pチャンネルトランジスタ素子的記画素に形成されたトランジスタは、Pチャンネルトランジスタ素子

PCT/JP02/09668

であり、前記ソースドライバは、半導体チップで構成されていることを 特徴とする。

また、本発明に係るEL表示装置は、EL素子と、駆動用トランジスタと、前記駆動用トランジスタと前記EL素子間の経路を形成する第1のスイッチング素子と、前記駆動用トランジスタとソース信号線間の経路を形成する第2のスイッチング素子とが、マトリックス状に形成された表示領域と、前記第1のスイッチング素子をオンオフ制御する第1のゲートドライバと、前記第2のスイッチング素子をオンオフ制御する第2のゲートドライバと、前記トランジスタ素子に映像信号を印加するソースドライバとを具備し、前記ゲートドライバは、Pチャンネルトランジスタで構成されており、前記画素に形成されたトランジスタおよびスイッチング素子は、Pチャンネルトランジスタ素子であり、前記ソースドライバは、半導体チップで構成されていることを特徴とする。

また、前記発明に係るEL表示装置において、前記ソースドライバは、 映像信号を電流で出力することが好ましい。

さらに、前記発明に係るEL表示装置において、前記ゲートドライバは、4つのクロック信号により、データをシフト動作することが好ましい。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

## 〔図面の簡単な説明〕

15

20

- 第1図は、本発明のEL表示パネルの画素構成図である。
- 第2図は、本発明のEL表示パネルの画素構成図である。
- 第3図は、本発明のEL表示パネルの動作の説明図である。
- 25 第4図は、本発明のEL表示パネルの動作の説明図である。
  - 第5図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第6図は、本発明のEL表示装置の構成図である。
  - 第7図は、本発明のEL表示パネルの製造方法の説明図である。

10

15

20

25

第8図は、本発明のEL表示装置の構成図である。

第9図は、本発明のEL表示装置の構成図である。

第10図は、本発明のEL表示パネルの断面図である。

第11図は、本発明のEL表示パネルの断面図である。

5 第12図は、本発明のEL表示パネルの説明図である。

第13図は、本発明のEL表示装置の駆動方法の説明図である。

第14図は、本発明のEL表示装置の駆動方法の説明図である。

第15図は、本発明のEL表示装置の駆動方法の説明図である。

第16図は、本発明のEL表示装置の駆動方法の説明図である。

第17図は、本発明のEL表示装置の駆動方法の説明図である。

第18図は、本発明のEL表示装置の駆動方法の説明図である。

第19図は、本発明のEL表示装置の駆動方法の説明図である。

第20図は、本発明のEL表示装置の駆動方法の説明図である。

第21図は、本発明のEL表示装置の駆動方法の説明図である。

第22図は、本発明のEL表示装置の駆動方法の説明図である。

第23図は、本発明のEL表示装置の駆動方法の説明図である。

第24図は、本発明のEL表示装置の駆動方法の説明図である。

第25図は、本発明のEL表示装置の駆動方法の説明図である。

第26図は、本発明のEL表示装置の駆動方法の説明図である。

第27図は、本発明のEL表示装置の駆動方法の説明図である。

第28図は、本発明のEL表示装置の駆動方法の説明図である。

第29図は、本発明のEL表示装置の駆動方法の説明図である。

第30図は、本発明のEL表示装置の駆動方法の説明図である。

第31図は、本発明のEL表示装置の駆動方法の説明図である。

第32図は、本発明のEL表示装置の駆動方法の説明図である。

第33図は、本発明のEL表示装置の駆動方法の説明図である。

第34図は、本発明のEL表示装置の構成図である。

第35図は、本発明のEL表示装置の駆動方法の説明図である。

- 第36図は、本発明のEL表示装置の駆動方法の説明図である。
- 第37図は、本発明のEL表示装置の構成図である。
- 第38図は、本発明のEL表示装置の構成図である。
- 第39図は、本発明のEL表示装置の駆動方法の説明図である。
- 5 第40図は、本発明のEL表示装置の構成図である。
  - 第41図は、本発明のEL表示装置の構成図である。
  - 第42図は、本発明のEL表示パネルの画素構成図である。
  - 第43図は、本発明のEL表示パネルの画素構成図である。
  - 第44図は、本発明のEL表示装置の駆動方法の説明図である。
- 10 第45図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第46図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第47図は、本発明のEL表示パネルの画素構成図である。
  - 第48図は、本発明のEL表示装置の構成図である。
  - 第49図は、本発明のEL表示装置の駆動方法の説明図である。
- 15 第50図は、本発明のEL表示パネルの画素構成図である。
  - 第51図は、本発明のEL表示パネルの画素図である。
  - 第52図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第53図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第54図は、本発明のEL表示パネルの画素構成図である。
- 20 第55図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第56図は、本発明のEL表示装置の駆動方法の説明図である。
  - 第57図は、本発明の携帯型電話機の説明図である。
  - 第58図は、本発明のビューファインダの説明図である。
  - 第59図は、本発明のデジタルビデオカメラの説明図である。
- 25 第60図は、本発明のデジタルスチルカメラの説明図である。
  - 第61図は、本発明のテレビ(モニター)の説明図である。
  - 第62図は、従来のEL表示パネルの画素構成図である。
  - 第63図は、本発明のドライバ回路の機能ブロック図である。

PCT/JP02/09668

- 第64図は、本発明のドライバ回路の説明図である。
- 第65図は、本発明のドライバ回路の説明図である。
- 第66図は、電圧受け渡し方式の多段式カレントミラー回路の説明図である。
- 5 第67図は、電流受け渡し方式の多段式カレントミラー回路の説明図 である。
  - 第68図は、本発明の他の実施例におけるドライバ回路の説明図である。
- 第69図は、本発明の他の実施例におけるドライバ回路の説明図であ 10 る。
  - 第70図は、本発明の他に実施例におけるドライバ回路の説明図である。
  - 第71図は、本発明の他の実施例におけるドライバ回路の説明図である。
- 15 第72図は、本発明のドライバ回路の説明図である。
  - 第73図は、本発明のドライバ回路の説明図である。
  - 第74図は、本発明のドライバ回路の説明図である。
  - 第75図は、本発明のドライバ回路の説明図である。
  - 第76図は、本発明のドライバ回路の説明図である。
- 20 第77図は、本発明のドライバ回路の制御方法の説明図である。
  - 第78図は、本発明のドライバ回路の説明図である。
  - 第79図は、本発明のドライバ回路の説明図である。
  - 第80図は、本発明のドライバ回路の説明図である。
  - 第81図は、本発明のドライバ回路の説明図である。
- 25 第82図は、本発明のドライバ回路の説明図である。
  - 第83図は、本発明のドライバ回路の説明図である。
  - 第84図は、本発明のドライバ回路の説明図である。
  - 第85図は、本発明のドライバ回路の説明図である。

第86図は、本発明のドライバ回路の説明図である。

第87図は、本発明のドライバ回路の説明図である。

第88図は、本発明の駆動方法の説明図である。

第89図は、本発明のドライバ回路の説明図である。

5 第90図は、本発明の駆動方法の説明図である。

第91図は、本発明のEL表示装置の構成図である。

第92図は、本発明のEL表示装置の構成図である。

第93図は、本発明のドライバ回路の説明図である。

第94図は、本発明のドライバ回路の説明図である。

10 第95図は、本発明のEL表示装置の構成図である。

第96図は、本発明のEL表示装置の構成図である。

第97図は、本発明のEL表示装置の構成図である。

第98図は、本発明のEL表示装置の構成図である。

第99図は、本発明のEL表示装置の構成図である。

15 第100図は、本発明のEL表示装置の断面図である。

第101図は、本発明のEL表示装置の断面図である。

第102図は、本発明のEL表示装置の構成図である。

第103図は、本発明のEL表示装置の構成図である。

第104図は、本発明のEL表示装置の構成図である。

20 第105図は、本発明のEL表示装置の構成図である。

第106図は、本発明のEL表示装置の構成図である。

第107図は、本発明のEL表示装置の構成図である。

第108図は、本発明のEL表示装置の構成図である。

第109図は、本発明のEL表示装置の構成図である。

25 第110図は、本発明のソースドライバの説明図である。

第111図は、本発明のゲートドライバのブロック図である。

第112図は、第111図のゲートドライバのタイミングチャート図である。

20

25

PCT/JP02/09668

第113図は、本発明のゲートドライバの1部のブロック図である。

第114図は、第113図のゲートドライバのタイミングチャート図 である。

第115図は、本発明のEL表示装置の駆動方法の説明図である。

第116図は、本発明のEL表示装置の駆動方法の説明図である。

第117図は、本発明のEL表示装置の駆動方法の説明図である。

〔発明を実施するための最良の形態〕

以下、本発明の実施の形態について、図面を参照しながら説明する。本明細書において各図面は理解を容易にまたは/および作図を容易 10 にするため、省略または/および拡大縮小した箇所がある。たとえば、第11図に図示する表示パネルの断面図では封止膜111などを十分厚く図示している。一方、第10図において、封止フタ85は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、反射防止のために円偏光板などの位相フィルムが必要である。 しかし、本明細書の各図面では省略している。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態、材料、機能または動作を示している。

なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。たとえば、第8図の表示パネルにタッチパネルなどを付加し、第19図、第59図から第61図に図示する情報表示装置とすることができる。また、拡大レンズ582を取り付け、ビデオカメラ(第59図など参照のこと)などに用いるビューファインダ(第58図を参照のこと)を構成することもできる。また、第4図、第15図、第18図、第21図、第23図などで説明した本発明の駆動方法は、いずれの本発明の表示装置または表示パネルに適用することができる。

なお、本明細書では、駆動用トランジスタ11、スイッチング用トランジスタ11は薄膜トランジスタとして説明するが、これに限定するも

20

25

WO 03/027998 PCT/JP02/09668

14

のではない。薄膜ダイオード(TFD)、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したものでもよい。もちろん、FET、MOS-FET、MOSトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダイオード、ホトトランジスタ、PLZT素子などでもよいことは言うまでもない。つまり、スイッチ素子11、駆動用素子11はこれらのいずれで構成されていてもよい。

有機EL表示パネルは、第10図に示すように、画素電極としての透明電極105が形成されたガラス板71(アレイ基板)上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも1層の有機機能層(EL層)15(15R、15G、15B)、及び金属電極(反射膜)(カソード)106が積層されたものである。透明電極(画素電極)105である陽極(アノード)にプラス、金属電極(反射電極)106の陰極(カソード)にマイナスの電圧をそれぞれ加え、すなわち、透明電極105及び金属電極106間に直流を印加することにより、有機機能層(EL層)15が発光する。

アノードあるいはカソードへ電流を供給する配線(第8図のカソード配線86、アノード配線87)には大きな電流が流れる。たとえば、EL表示装置の画面サイズが40インチになると100(A)程度の電流が流れる。したがって、これらの配線の抵抗値は十分低く作製する必要がある。この課題に対して、本発明では、まず、アノードなどの配線(EL素子に発光電流を供給する配線)を薄膜で形成する。そして、この薄膜配線に電解めっき技術あるいは無電解めっき技術で配線の厚みを厚く形成している。

めっき金属としては、クロム、ニッケル、金、銅、アルミあるいはこれらの合金、アマンガムもしくは積層構造などが例示される。また、必要に応じて、配線そのもの、あるいは配線に銅薄からなる金属配線を付

10

25

WO 03/027998 PCT/JP02/09668

15

加している。また、配線の上に銅ペーストなどをスクリーン印刷し、ペーストなどを積層させることにより配線の厚みを厚くし、配線抵抗を低下させる。また、ボンディング技術で配線を重複して形成することにより配線を補強してもよい。また、必要に応じて、配線に積層してグランドパターンを形成し、配線との間にコンデンサ(容量)を形成してもよい。

また、アノードあるいはカソード配線に大きな電流を供給するため、電流供給手段から高電圧で小電流の電力配線で、前記アノード配線などの近傍まで配線し、DCDCコンバータなどを用いて低電圧、高電流に電力変換して供給している。つまり、電源から高電圧、小電流配線で電力消費対象まで配線し、電力消費対象の近傍で大電流、低電圧に変換する。このようなものとして、DCDCコンバータ、トランスなどが例示される。

金属電極106には、リチウム、銀、アルミニウム、マグネシウム、 インジウム、銅または各々の合金等の仕事関数が小さなものを用いることが好ましい。特に、例えばA1-Li合金を用いることが好ましい。また、透明電極105には、ITO等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ITOはIZOなどの他の材料でも よい。この事項は他の画素電極105に対しても同様である。

なお、画素電極105などに薄膜を蒸着する際は、アルゴン雰囲気中で有機EL膜15を成膜するとよい。また、画素電極105としてのITO上にカーボン膜を20以上50nm以下で成膜することにより、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。また、EL膜15は蒸着で形成することに限定するものではなく、インクジェットで形成してもよいことは言うまでもない

なお、封止フタ85とアレイ基板71との空間には乾燥剤107を配置する。これは、有機EL膜15は湿度に弱いためである。乾燥剤10

10

15

20

25

PCT/JP02/09668

7によりシール剤を浸透する水分を吸収し有機 E L 膜 1 5 の劣化を防止する。

16

第10図はガラスのフタ85を用いて封止する構成であるが、第11 図のようにフィルム(薄膜でもよい。つまり、薄膜封止膜である)11 1を用いた封止であってもよい。たとえば、封止フィルム(薄膜封止膜) 111としては電解コンデンサのフィルムにDLC(ダイヤモンドライクカーボン)を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い(防湿性能が高い)。そのため、このフィルムを封止膜111として用いる。また、DLC膜などを電極106の表面に直接蒸着する構成でもよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。

薄膜の膜厚はn・d(nは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合(各薄膜のn・dを計算)して計算する。dは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する)が、EL素子15の発光主波長入以下となるようにするとよい。この条件を満足させることにより、EL素子15からの光取り出し効率が、ガラス基板で封止した場合に比較して2倍以上になる。また、アルミニウムと銀との合金あるいは混合物あるいは積層物を形成してもよい。

以上のようにフタ85を用いず、封止膜111で封止する構成を薄膜封止と呼ぶ。基板71側から光を取り出す「下取り出し(第10図を参照、光取り出し方向は第10図の矢印方向である)」の場合の薄膜封止は、EL膜を形成後、EL膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は1μm以上10μm以下の厚みが適する。さらに好ましくは、膜厚は2μm以上6μm以下の厚みが適する。この緩衝膜上の封止膜74を形成する。緩衝膜がないと、応力によりEL膜の構造が崩れ、筋状に欠陥が発

5

10

15

20

25

PCT/JP02/09668

生する。封止膜111は前述したように、DLC (ダイヤモンドライクカーボン)、あるいは電界コンデンサの層構造 (誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造)が例示される。

EL層15側から光を取り出す「上取り出し(第11図を参照、光取り出し方向は第11図の矢印方向である)」の場合の薄膜封止は、EL膜15を形成後、EL膜15上にカソード(アノード)となるAg-Mg膜を20オングストローム以上300オングストローム以下の膜厚で形成する。その上に、ITOなどの透明電極を形成して低抵抗化する。次にこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に封止膜111を形成する。

有機EL層15から発生した光の半分は、反射膜106で反射され、アレイ基板71を透過して出射される。しかし、反射膜106に外光が反射することにより写り込みが発生して表示コントラストが低下する。この対策のために、アレイ基板71に入/4板108および偏光板(偏光フィルム)109を配置している。これらは一般的に円偏光板(円偏光シート)と呼ばれる。

なお、画素が反射電極の場合はEL層15から発生した光は上方向に出射される。したがって、位相板108および偏光板109は光出射側に配置することはいうまでもない。なお、反射型画素は、画素電極105を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極105の表面に、凸部(もしくは凹凸部)を設けることで有機EL層15との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード106(アノード105)となる反射膜を透明電極に形成する、あるいは反射率を30%以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減することになるため望ましい。

トランジスタ11はLDD(ロードーピングドレイン)構造を採用することが好ましい。また、本明細書ではEL素子として有機EL素子(O

15

20

25

PCT/JP02/09668

EL、PEL、PLED、OLEDなど多種多様な略称で記述される) 15を例にあげて説明するがこれに限定するものではなく、無機EL素 子にも適用されることは言うまでもない。

まず、有機EL表示パネルに用いられるアクティブマトリックス方式 5 は、

- (1)特定の画素を選択し、必要な表示情報を与えられること
- (2) 1フレーム期間を通じてEL素子に電流を流すことができること、という2つの条件を満足させなければならない。

この2つの条件を満足させるため、第62図に図示する従来の有機E 10 Lの画素構成では、第1のトランジスタ211bは画素を選択するため のスイッチング用トランジスタ、第2のトランジスタ211aはEL素 子(EL膜)215に電流を供給するための駆動用トランジスタとする。

この構成を用いて階調を表示させる場合、駆動用トランジスタ211 aのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ211aのオン電流のばらつきがそのまま表示に現れる。

トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が450度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、そのしきい値に±0.2 V~0.5 Vの範囲でばらつきがある。そのため、駆動用トランジスタ211aを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ211の劣化によっても特性は変化する。

この現象は、低温ポリシリコン技術に限定されるものではなく、プロセス温度が450度(摂氏)以上の高温ポリシリコン技術でも、固相(CGS)成長させた半導体膜を用いてトランジスタなどを形成したもので

20

25

も発生する。その他、有機トランジスタでも発生する。アモルファスシリコントランジスタでも発生する。したがって、以下に説明する本発明は、これらの技術に対応し、対策することができる構成あるいは方式である。なお、本明細書では低温ポリシリコン技術で形成したトランジスタを主として説明する。

第62図のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内に抑えるという要求を満足できない。

10 本発明のEL表示装置の画素構造は、具体的には第1図に示すように、単位画素が4つのトランジスタ11ならびにEL素子により形成される。画素電極はソース信号線と重なるように構成する。つまり、ソース信号線18上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極105を形成する。このようにソース信号線18上の少なくとも1部に画素電極を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。

ゲート信号線(第1の走査線)17aに対してゲート信号を出力してアクティブ(ON電圧を印加)とすることによりEL素子15の駆動用のトランジスタ11aおよびスイッチ用トランジスタ11cを通して、前記EL素子15に流すべき電流値をソースドライバ14から流す。また、トランジスタ11aのゲートとドレイン間を短絡するように、ゲート信号線17aをアクティブ(ON電圧を印加)とすることによりトランジスタ11bを開くと共に、トランジスタ11aのゲートとソース間に接続されたコンデンサ(キャパシタ、蓄積容量、付加容量)19にトランジスタ11aのゲート電圧(あるいはドレイン電圧)を記憶する(第3図(a)を参照のこと)。

なお、トランジスタ11aのソース(S)ーゲート(G)間容量(コ

10

15

20

ンデンサ) 19は0.2pF以上の容量とすることが好ましい。他の構成として、別途、コンデンサ19を形成する構成も例示される。つまり、コンデンサ電極レイヤーとゲート絶縁膜およびゲートメタルとから蓄積容量を形成する構成である。トランジスタ11cのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途コンデンサを構成するほうが好ましい。

また、コンデンサ(蓄積容量) 19の大きさは、0.2 p F 以上 2 p F 以下とすることが好ましく、中でもコンデンサ(蓄積容量) 19の大きさは、0.4 p F 以上 1.2 p F 以下とすることが好ましい。画素サイズを考慮してコンデンサ 19の容量を決定する。1 画素に必要な容量を C s (p F) とし、1 画素が占める面積 (開口率ではない)を S p (平 方  $\mu$  m) とすれば、500/S  $\leq$  C s  $\leq$  20000/Sとし、さらに好ましくは、1000/S p  $\leq$  C s  $\leq$  10000/S p となるようにする。なお、トランジスタのゲート容量は小さいので、ここでいう Q とは、蓄積容量(コンデンサ) 19単独の容量である。

コンデンサ19は隣接する画素間の非表示領域におおむね形成することが好ましい。一般的に、フルカラー有機EL素子15を作成する場合、有機EL層15をメタルマスクによるマスク蒸着で形成するためマスク位置ずれによるEL層の形成位置が発生する。位置ずれが発生すると各色の有機EL層15(15R、15G、15B)が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は10 $\mu$ 以上離れなければならない。この部分は発光に寄与しない部分となる。したがって、蓄積容量19をこの領域に形成することは開口率向上のために有効な手段となる。

25 次に、ゲート信号線 1 7 a を非アクティブ (OFF電圧を印加)、ゲート信号線 1 7 b をアクティブとして、電流の流れる経路を前記第 1 のトランジスタ 1 1 a および E L 素子 1 5 に接続されたトランジスタ 1 1 d ならびに E L 素子 1 5 を含む経路に切り替えて、上述したようにし

15

20

て記憶した電流を前記EL素子15に流すように動作する(第3図(b)を参照のこと)。

この回路は1画素内に4つのトランジスタ11を有しており、トランジスタ11aのゲートはトランジスタ11bのソースに接続されている。また、トランジスタ11bおよびトランジスタ11cのゲートはゲート信号線17aに接続されている。トランジスタ11bのドレインはトランジスタ11cのドレインならびにトランジスタ11dのソースに接続され、トランジスタ11cのソースはソース信号線18に接続されている。トランジスタ11dのゲートはゲート信号線17bに接続され、トランジスタ11dのドレインはEL素子15のアノード電極に接続されている。

なお、第1図ではすべてのトランジスタがPチャンネルで構成されている。PチャンネルはNチャンネルのトランジスタに比較して多少モビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はEL素子構成をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよい。また、NチャンネルとPチャンネルの両方を用いて構成してもよい。

また、第1図においてトランジスタ11 c、11 bは同一の極性で構成し、かつNチャンネルで構成し、トランジスタ11 a、11 dはPチャンネルで構成することが好ましい。一般的にPチャンネルトランジスタはNチャンネルトランジスタに比較して、信頼性が高い、キンク電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度を得るEL素子15に対しては、トランジスタ11 aをPチャンネルにする効果が大きい。

25 最適には画素を構成するトランジスタ11をすべてPチャンネルで 形成し、内蔵ゲートドライバ12もPチャンネルで形成することが好ま しい。このようにアレイをPチャンネルのみのトランジスタで形成する ことにより、マスク枚数が5枚となり、低コスト化、高歩留まり化を実

PCT/JP02/09668

現できる。

10

15

20

25

WO 03/027998

以下、さらに本発明の理解を容易にするために、本発明のEL素子構成について第3図を用いて説明する。本発明のEL素子構成は2つのタイミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ11bおよびトランジスタ11cをONにすることにより、等価回路として第3図(a)となる。ここで、信号線より所定の電流Iwが書き込まれる。これによりトランジスタ11aはゲートとドレインとが接続された状態となり、このトランジスタ11aとトランジスタ11cを通じて電流Iwが流れる。従って、トランジスタ11aのゲートーソース間の電圧は電流Iwが流れるような電圧となる。

第2のタイミングはトランジスタ11bとトランジスタ11cが閉じ、トランジスタ11dが開くタイミングであり、そのときの等価回路は第3図(b)となる。トランジスタ11aのソースーゲート間の電圧は保持されたままとなる。この場合、トランジスタ11aは常に飽和領域で動作するため、Iwの電流は一定となる。

このように動作させると、第5図に示すようになる。第5図(a)の51 a は表示画面50における、ある時刻での電流プログラムされている画素(行)(書き込み画素(行))を示している。この画素(行)51 a は、第5図(b)に図示するように非点灯(非表示画素(行))とする。他の、画素(行)は表示画素(行)53とする(表示画素(行)53のEL素子15には電流が流れ、EL素子15が発光している)。

第1図の画素構成の場合、第3図(a)に示すように、電流プログラム時は、プログラム電流Iwがソース信号線18に流れる。この電流Iwがトランジスタ11aを流れ、電流Iwを流す電圧が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は第3図(b)のように、トラ

5

10

15

ンジスタ11 c、11 bがオフし、トランジスタ11 dがオンする。つまり、ゲート信号線17 a にオフ電圧 (Vgh) が印加され、トランジスタ11 b、11 c がオフする。一方、ゲート信号線17 dにオン電圧 (Vgl) が印加され、トランジスタ11 dがオンする。

このタイミングチャートを第4図に示す。なお、第4図などにおいて、括弧内の添え字(たとえば、(1)など)は画素行の行番号を示している。つまり、ゲート信号線17a(1)とは、画素行(1)のゲート信号線17aを示している。また、第4図の上段の\*H(「\*」には任意の記号、数値が当てはまり、水平走査線の番号を示す)とは、水平走査期間を示している。つまり、1Hとは第1番目の水平走査期間である。なお、以上の事項は、説明を容易にするためであって、1Hの番号、1H周期、画素行の行番号の順番などを限定するものではない。

第4図でわかるように、各選択された画素行(選択期間は、1Hとしている)において、ゲート信号線17aにオン電圧が印加されている時には、ゲート信号線17bにはオフ電圧が印加されている。この期間は、EL素子15には電流が流れていない(非点灯状態)。一方、選択されていない画素行において、ゲート信号線17aにオフ電圧が印加され、ゲート信号線17bにはオン電圧が印加されている。この期間は、EL素子15に電流が流れている(点灯状態)。

20 なお、トランジスタ11bのゲートとトランジスタ11cのゲートとは同一のゲート信号線17aに接続している。しかし、トランジスタ11bのゲートとトランジスタ11cのゲートとを異なるゲート信号線(第32図におけるゲート信号線17a、17c)にそれぞれ接続してもよい。この場合、1画素のゲート信号線は3本となる(第1図の構成25 は2本である)。トランジスタ11bのゲートのON/OFFタイミングとトランジスタ11cのゲートのON/OFFタイミングを個別に制御することにより、トランジスタ11aのばらつきによるEL素子15の電流値バラツキをさらに低減することができる。

せることが出来る。

15

20

25

ゲート信号線17aとゲート信号線17bとを共通にし、トランジスタ11cと11dとを異なった導電型(NチャンネルとPチャンネル)とすると、駆動回路の簡略化を図ることができ、画素の開口率を向上さ

24

PCT/JP02/09668

5 このように構成すれば本発明の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がトランジスタ11aのソース(S)-ゲート(G)間の容量(コンデンサ)に記憶されない。トランジスタ11cとトランジスタ11dとを異なった導電型にした10 場合、お互いの閾値を制御することによって走査線が切り替わるタイミングで必ずトランジスタ11cがオフした後に、トランジスタ11dがオンするといった動作が可能になる。

ただし、この場合お互いの閾値を正確に制御する必要があるのでプロセスには十分な注意を払う必要がある。なお、以上述べた回路は最低4つのトランジスタで実現可能であるが、より正確なタイミング制御を実現するために、または後述するようにミラー効果低減のために、トランジスタ11eを第2図に示すようにカスケード接続する構成としてトランジスタの総数が4以上になっても動作原理は同じである。このようにトランジスタ11eを加えた構成とすることにより、トランジスタ11cを介してプログラムした電流をより精度よくEL素子15に流すことができるようになる。

トランジスタ11aの特性のバラツキはトランジスタサイズに相関がある。特性バラツキを小さくするため、第1のトランジスタ11aのチャンネル長が $5\mu$ m以上 $100\mu$ m以下とすることが好ましい。さらに好ましくは、第1のトランジスタ11aのチャンネル長が $10\mu$ m以上 $50\mu$ m以下とすることが好ましい。これは、チャンネル長しを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和されキンク効果が低く抑えられるためであると考えられる。

15

また、画素を構成するトランジスタ11が、レーザー再結晶化方法(レーザーアニール)により形成されたポリシリコントランジスタで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザーの照射方向に対して同一の方向であることが好ましい。また、レーザーは同一箇所を2回以上スキャンして半導体膜を形成することが好ましい。

本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために4以上のトランジスタが必要となる。これらのトランジスタの特性により回路定数を決定する場合、4つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合とでは、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と、垂直方向とでは移動度、閾値の平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一であるほうが望ましい。

また、蓄積容量19の容量値をCs、第2のトランジスタ11bのオフ電流値をIoffとした場合、次式を満足させることが好ましい。

- 3 < Cs/Ioff < 24 さらに、次式を満足させることがより好ましい。
- 20 6 < Cs/Ioff < 18

トランジスタ11bのオフ電流を5pA以下とすることにより、ELを流れる電流値の変化を2%以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲートーソース間(コンデンサの両端)に貯えられた電荷を1フィールド間保持できないためである。したがって、コンデンサ19の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を2%以下に抑えることができる。

また、アクティブマトリックスを構成するトランジスタがp-chポ

10

15

20

25

リシリコン薄膜トランジスタで構成され、トランジスタ11bをデュアルゲート以上であるマルチゲート構造とすることが好ましい。トランジスタ11bは、トランジスタ11aのソースードレイン間のスイッチとして作用するため、できるだけON/OFF比の高い特性が要求される。トランジスタ11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。

画素16のトランジスタ11を構成する半導体膜は、低温ポリシリコン技術において、レーザーアニールにより形成するのが一般的である。このレーザーアニールの条件のバラツキがトランジスタ11の特性のバラツキとなる。しかし、1画素16内のトランジスタ11の特性が一致していれば、第1図などの電流プログラムを行う方式では、所定の電流がEL素子15に流れるように駆動することができる。この点は、電圧プログラムにない利点である。ここでレーザーとしてはエキシマレーザーを用いることが好ましい。

なお、本発明において、半導体膜の形成は、レーザーアニール方法に限定するものではなく、熱アニール方法、固相(CGS)成長による方法でもよい。その他、低温ポリシリコン技術に限定するものではなく、高温ポリシリコン技術を用いても良いことはいうまでもない。

この課題に対して、本発明では第7図に示すように、アニールの時のレーザー照射スポット(レーザー照射範囲)72をソース信号線18に平行に照射する。また、1画素列に一致するようにレーザー照射スポット72を移動させる。もちろん、1画素列に限定するものではなく、たとえば、RGBを1画素16という単位でレーザーを照射してもよい(この場合は、3画素列ということになる)。また、複数の画素に同時に照射してもよい。また、レーザー照射範囲の移動がオーバーラップしてもよいことは言うまでもない(通常、移動するレーザー光の照射範囲はオーバーラップするのが普通である)。

画素はRGBの3画素で正方形の形状となるように作製されている。したがって、R、G、Bの各画素は縦長の画素形状となる。したがって、レーザー照射スポット72を縦長にしてアニールすることにより、1画素内ではトランジスタ11の特性バラツキが発生しないようにすることができる。また、1つのソース信号線18に接続されたトランジスタ11の特性(モビリティ、Vt、S値など)を均一にすることができる(つまり、隣接したソース信号線18のトランジスタ11とは特性が異なる場合があるが、1つのソース信号線18に接続されたトランジスタ11の特性はほぼ等しくすることができる)。

10 一般的にレーザー照射スポット72の長さは10インチなどのように固定値である。このレーザー照射スポット72を移動させるのであるから、1つのレーザー照射スポット72を移動できる範囲内におさまるようにパネルを配置する必要がある(つまり、パネルの表示領域50の中央部でレーザー照射スポット72が重ならないようにする)。

15

20

第7図に示す構成では、レーザー照射スポット72の長さの範囲内に3つのパネルが縦に配置されるように形成されている。レーザー照射スポット72を照射するアニール装置はガラス基板74の位置決めマーカー73a、73bを認識(パターン認識による自動位置決め)してレーザー照射スポット72を移動させる。位置決めマーカー73の認識はパターン認識装置で行う。アニール装置(図示せず)は位置決めマーカー73を認識し、画素列の位置をわりだす(レーザー照射範囲72がソース信号線18と平行になるようにする)。画素列位置に重なるようにレーザー照射スポット72を照射してアニールを順次行う。

第7図で説明したレーザーアニール方法(ソース信号線18に平行に 25 ライン状のレーザースポットを照射する方式)は、有機EL表示パネル の電流プログラム方式の時に採用することが特に好ましい。なぜならば、 ソース信号線に平行方向にトランジスタ11の特性が一致しているた めである(縦方向に隣接した画素トランジスタの特性が近似している)。

10

15

20

25

そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電流書き込み不足が発生しにくい。

たとえば、白ラスター表示であれば、隣接した各画素のトランジスタ 11 aに流す電流はほぼ同一のため、ソースドライバ14から出力する 電流振幅の変化が少ない。もし、第1図のトランジスタ11 aの特性が 同一であり、各画素に電流プログラムする電流値が画素列で等しいので あれば、電流プログラム時のソース信号線18の電位は一定である。したがって、ソース信号線18の電位変動は発生しない。1つのソース信号線18に接続されたトランジスタ11 aの特性がほぼ同一であれば、ソース信号線18の電位変動は小さいことになる。このことは、第38 図などの他の電流プログラム方式の画素構成でも同一である(つまり、第7図の製造方法を適用することが好ましい)。

また、第27図、第30図などで説明する複数の画素行を同時書き込みする方式で均一な画像表示を実現することができる。これは、主としてトランジスタ特性のばらつきに起因する表示ムラが発生しにくいからである。第27図などは複数画素行同時に選択するから、隣接した画素行のトランジスタが均一であれば、縦方向のトランジスタ特性ムラはドライバ回路14で吸収できる。

なお、第7図に示すとおり、ソースドライバ14は、ICチップを積載して形成されているが、これに限定するものではなく、ソースドライバ14を画素16と同一プロセスで形成してもよいことは言うまでもない。

本発明では特に、トランジスタ11bの閾電圧Vth2が画素内で対応するトランジスタ11aの閾電圧Vth1より低くならない様に設定されている。例えば、トランジスタ11bのゲート長L2をトランジスタ11aのゲート長L1よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Vth2がVth1よりも低くならないようにする。これにより、微少な電流リークを抑制することが可

能である。

5

10

15

20

25

なお、以上の事項は、第38図に図示するカレントミラーの画素構成にも適用できる。第38図では、信号電流が流れる駆動用トランジスタ11a、EL素子15等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタ11bの他、ゲート信号線17a1の制御によって画素回路とデータ線dataとを接続または遮断する取込用トランジスタ11c、ゲート信号線17a2の制御によって書き込み期間中にトランジスタ11aのゲート・ドレインを短絡するスイッチ用トランジスタ11d、トランジスタ11aのゲートーソース間の電圧の書き込み終了後も保持するための蓄積容量19および発光素子としてのEL素子15などから構成される。

第38図でトランジスタ11c、11dはNチャンネルトランジスタで、その他のトランジスタはPチャンネルトランジスタでそれぞれ構成しているが、これは一例であって、必ずしもこの通りである必要はない。蓄積容量19は、その一方の端子がトランジスタ11aのゲートに接続され、他方の端子がVdd(電源電位)に接続されているが、Vddに限らず任意の一定電位でも良い。EL素子15のカソード(陰極)は接地電位に接続されている。

次に、本発明のEL表示パネルおよびEL表示装置について説明をする。第6図はEL表示装置の回路を中心とした説明図である。画素16がマトリックス状に配置または形成されている。各画素16には各画素の電流プログラムを行う電流を出力するソースドライバ14が接続されている。ソースドライバ14の出力段は階調データである画像信号のビット数に対応したカレントミラー回路が形成されている(後に説明する)。たとえば、64階調であれば、63個のカレントミラー回路が各ソース信号線に形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線18に印加できるように構成されている。

5

10

15

20

PCT/JP02/09668

なお、1つのカレントミラー回路の最小出力電流は10nA以上50nA以下にしている。特にカレントミラー回路の最小出力電流は15nA以上35nA以下にすることが好ましい。ソースドライバ14内のカレントミラー回路を構成するトランジスタの精度を確保するためである。

また、ソースドライバ14は、ソース信号線18の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路を内蔵する。ソース信号線18の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路の電圧(電流)出力値は、R、G、Bで独立に設定できるように構成されていることが好ましい。EL素子15の閾値がRGBで異なるからである。

有機EL素子は大きな温度依存性特性があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温度依存性特性による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。

本発明において、ソースドライバ14は半導体チップで形成されており、ガラスオンチップ(COG)技術で基板71のソース信号線18の端子と接続されている。ソース信号線18などの信号線の配線はクロム、銅、アルミニウム、銀などの金属配線が用いられる。細い配線幅で低抵抗の配線が得られるからである。配線は画素が反射型の場合は画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。工程が簡略化できるからである。

ソースドライバ14の実装は、COG技術に限定するものではなく、 25 チップオンフィルム(COF)技術に前述のソースドライバ14などを 積載し、表示パネルの信号線と接続した構成としてもよい。また、ドラ イブICは電源IC82を別途作製し、3チップ構成としてもよい。

一方、ゲートドライバ12は低温ポリシリコン技術で形成されている。

つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ14に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術を用いても容易にゲートドライバ12を形成することができ、これにより狭額縁化を実現できる。もちろん、ゲートドライバ12をシリコンチップで形成し、COG技術などを用いて基板71上に実装してもよいことは言うまでもない。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成(有機トランジスタ)してもよい。

ゲートドライバ12はゲート信号線17a用のシフトレジスタ回路 10 61 a と、ゲート信号線17 b 用のシフトレジスタ回路61 b とを内蔵 する。各シフトレジスタ回路61は正相および負相のクロック信号(C LKxP、CLKxN)、スタートパルス(STx)で制御される。そ の他、ゲート信号線の出力、非出力を制御するイネーブル(ENABL) 信号、シフト方向を上下逆転するアップダウン(UPDWM)信号を付 15 加することが好ましい。他に、スタートパルスがシフトレジスタにシフ トされ、そして出力されていることを確認する出力端子などを設けるこ とが好ましい。なお、シフトレジスタのシフトタイミングはコントロー ルIC81からの制御信号で制御される。また、外部データのレベルシ フトを行うレベルシフト回路を内蔵する。また、検査回路を内蔵する。 20 シフトレジスタ回路61のバッファ容量は小さいため、直接にはゲー ト信号線17を駆動することができない。そのため、シフトレジスタ回 路 6 1 の出力とゲート信号線 1 7 を駆動する出力ゲート 6 3 間には少 なくとも2つ以上のインバータ回路62が形成されている。

25 ソースドライバ 1 4 を低温ポリシリコンなどのポリシリコン技術で基板 7 1 上に直接形成する場合も同様であり、ソース信号線 1 8 を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ 1 4 のシフトレジスタとの間には複数のインバータ回路が形

32

成される。以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファーゲートなどの出力段)間に配置されるインバータ回路に関する事項)は、ソースドライバおよびゲートドライバに共通の事項である。

たとえば、第6図ではソースドライバ14の出力が直接ソース信号線 18に接続されているように図示したが、実際には、ソースドライバの シフトレジスタの出力は多段のインバータ回路に接続されて、インバー タの出力がトランスファーゲートなどのアナログスイッチのゲートに 接続されている。

10 インバータ回路62はPチャンネルのMOSトランジスタとNチャンネルのMOSトランジスタとから構成される。先にも説明したようにゲートドライバ12のシフトレジスタ回路61の出力端にはインバータ回路62が多段に接続されており、その最終出力が出力ゲート回路63に接続されている。なお、インバータ回路62はPチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。

第8図は本発明の表示装置の信号、電圧の供給の構成図あるいは表示装置の構成図である。コントロールIC81からソースドライバ14aに供給する信号(電源配線、データ配線など)はフレキシブル基板84を介して供給する。

20

25

第8図ではゲートドライバ12の制御信号はコントロールIC81で発生させ、ソースドライバ14で、レベルシフトを行った後、ゲートドライバ12に印加している。ソースドライバ14の駆動電圧は4~8(V)であるから、コントロールIC81から出力された3.3(V)振幅の制御信号を、ゲートドライバ12が受け取ることが可能な5(V)振幅に変換することができる。

ソースドライバ14内には画像メモリを設けることが好ましい。画像 メモリの画像データは誤差拡散処理あるいはディザ処理を行った後の

15

20

データをメモリしてもよい。誤差拡散処理、ディザ処理などを行うことにより、26万色表示データを4096色などに変換することができ、画像メモリの容量を小さくすることができる。誤差拡散処理などは誤差拡散コントローラ81で行うことができる。また、ディザ処理を行った後、さらに誤差拡散処理を行ってもよい。以上の事項は、逆誤差拡散処理にも適用される。

なお、第8図などにおいて14をソースドライバと記載したが、単なるドライバだけでなく、電源回路、バッファ回路(シフトレジスタなどの回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。なお、第8図などで説明する構成にあっても、第9図などで説明する3辺フリー構成(構造)、駆動方式などを適用できることはいうまでもない。

表示パネルを携帯型電話機などの情報表示装置に使用する場合、ソースドライバ(回路) 1 4、ゲートドライバ(回路) 1 2を第9図に示すように、表示パネルの一辺に実装(形成) することが好ましい(なお、このように一辺にドライバIC(回路)を実装(形成)する形態を3辺フリー構成(構造)と呼ぶ。従来は、表示領域のX辺にゲートドライバ12が実装され、Y辺にソースドライバ14が実装されていた)。画面50の中心線が表示装置の中心になるように設計し易く、また、ドライバICの実装も容易となるからである。なお、ゲートドライバを高温ポリシリコンあるいは低温ポリシリコン技術などで3辺フリー構成で作製してもよい(つまり、第9図のソースドライバ14およびゲートドライバ12のうち、少なくとも一方をポリシリコン技術で基板71に直接形成する)。

25 なお、3辺フリー構成とは、基板71に直接ICを積載あるいは形成した構成だけでなく、ソースドライバ(回路)14、ゲートドライバ(回路)12などを取り付けたフィルム(TCP、TAB技術など)を基板71の一辺(もしくはほぼ一辺)に貼り付けた構成も含む。つまり、2

20

25

辺にICが実装あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。

第9図のようにゲートドライバ12をソースドライバ14の横に配置すると、ゲート信号線17は辺Cにそって形成する必要がある。

なお、第9図などにおいて太い実線で図示した箇所はゲート信号線17が並列して形成されている箇所を示している。したがって、bの部分(画面下部)はゲート信号線の本数分のゲート信号線17が並列して形成され、aの部分(画面上部)はゲート信号線17が1本形成されている。

前述の画像ノイズを低減するためには、ゲート信号線17を形成した 部分の下層あるいは上層に、グラントパターン(一定電圧に電圧固定あ るいは全体として安定した電位に設定されている導電パターン)を配置 することにより低減できる。また、別途設けたシールド板(シールド箱 (一定電圧に電圧固定あるいは全体として安定した電位に設定されて いる導電パターン))をゲート信号線17上に配置すればよい。

第9図のC辺のゲート信号線17はITO電極で形成してもよいが、 低抵抗化するため、ITOと金属薄膜とを積層して形成することが好ま しい。また、金属膜で形成することが好ましい。ITOと積層する場合 は、ITO上にチタン膜を形成し、その上にアルミニウムあるいはアル ミニウムとモリブデンとの合金薄膜を形成する。またはITO上にクロ ム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形

成する。以上の事項は本発明の他の実施例でも同様である。

なお、第9図などにおいて、ゲート信号線17などは表示領域の片側に配置するとしたがこれに限定されるわけではなく、両方に配置してもよい。たとえば、ゲート信号線17aを表示領域50の右側に配置(形成)し、ゲート信号線17bを表示領域50の左側に配置(形成)してもよい。以上の事項は他の実施例でも同様である。

また、ソースドライバ14とゲートドライバ12とを1チップ化して もよい。1チップ化すれば、表示パネルへのICチップの実装が1個で 済む。したがって、実装コストも低減できる。また、1チップドライバ IC内で使用する各種電圧も同時に発生することができる。

なお、ソースドライバ14、ゲートドライバ12はシリコンなどの半 導体ウェハで作製し、表示パネルに実装するとしたがこれに限定するも のではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示 パネル82に直接形成してもよいことは言うまでもない。

第1図などで示した構成ではEL素子15はトランジスタ11aを介してVdd電位に接続されている。しかし、各色を構成する有機ELの駆動電圧が異なるという問題がある。たとえば、単位平方センチメートルあたり0.01(A)の電流を流した場合、青(B)ではEL素子の端子電圧は5(V)であるが、緑(G)および赤(R)では9(V)である。つまり、端子電圧がBとG、Rで異なる。したがって、BとGおよびRとでは保持するトランジスタ11aのソースードレイン電圧(SD電圧)が異なる。そのため、各色でトランジスタのソースードレイン電圧(SD電圧)間のオフリーク電流が異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態になる。

この課題に対応するため、少なくともR、G、B色のうち、1つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構

15

20

成している。もしくはR、G、B色のうち、1つのVddの電位を他色のVddの電位と異ならせるように構成している。

R、G、BのEL素子15の端子電圧は極力一致させることが好ましいことは言うまでもない。少なくとも、白ピーク輝度を表示しており、色温度が7000K以上12000K以下の範囲で、R、G、BのEL素子の端子電圧は10(V)以下となるように材料あるいは構造の選定をする必要がある。また、R、G、Bのうち、EL素子の最大の端子電圧と最小の端子電圧との差は、2.5(V)以内にする必要がある。さらに好ましくはこの差を1.5(V)以下にする必要がある。なお、以上の実施例では、色はRGBとしたがこれに限定するものではない。このことは後に説明する。

なお、画素は、R、G、Bの3原色としたがこれに限定するものではなく、シアン、イエロー、マゼンダの3色でもよい。また、Bとイエローの2色でもよい。もちろん、単色でもよい。また、R、G、B、シアン、イエロー、マゼンダの6色でもよい。R、G、B、シアン、マゼンダの5色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し良好な表示を実現できる。その他、R、G、B、白の4色でもよい。R、G、B、シアン、イエロー、マゼンダ、黒、白の7色でもよい。また、白色発光の画素を表示領域50全体に形成(作製)し、RGBなどのカラーフィルタで3原色表示としてもよい。この場合は、EL層に各色の発光材料を積層して形成すればよい。また、1画素をBおよびイエローのように塗り分けても良い。以上のように本発明のEL表示装置は、RGBの3原色でカラー表示を行うものに限定されるものではない。

有機EL表示パネルのカラー化には主に三つの方式があり、色変換方 25 式はこのうちの一つである。発光層として青色のみの単層を形成すれば よく、フルカラー化に必要な残りの緑色と赤色は、青色光から色変換に よって作り出す。したがって、RGBの各層を塗り分ける必要がない、 RGBの各色の有機EL材料をそろえる必要がないという利点がある。

5

25

色変換方式は、塗り分け方式のように歩留まり低下がない。本発明のE L表示パネルなどはこのいずれの方式も適用可能である。

また、3原色の他に、白色発光の画素を形成してもよい。白色発光の画素はR、G、B発光の構造を積層することにより作製(形成または構成)することにより実現できる。1組の画素は、RGBの3原色と、白色発光の画素16Wからなる。白色発光の画素を形成することにより、白色のピーク輝度が表現しやすくなる。したがって、輝き感のある画像表示を実現できる。

RGBなどの3原色を1組の画素をする場合であっても、各色の画素 10 電極の面積を異ならせることが好ましい。もちろん、各色の発光効率が バランスよく、色純度もバランスがよければ、同一面積でもかまわない。 しかし、1つまたは複数の色のバランスが悪ければ、画素電極の発光面 積を調整することが好ましい。各色の電極面積は電流密度を基準に決定 すればよい。つまり、色温度が7000K(ケルビン)以上12000 K以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の差が±30%以内となるようにする。さらに好ましくは±15%以内となるようにする。たとえば、電流密度が100A/平方メーターとすれば、3原色がいずれも70A/平方メーター以上130A/平方メーター 以下となるようにする。さらに好ましくは、3原色がいずれも85A/平方メーター以上115A/平方メーター以下となるようにする。

有機EL15は自己発光素子である。この発光による光がスイッチング素子としてのトランジスタに入射するとホトコンダクタ現象が発生する。ホトコンとは、光励起によりトランジスタなどのスイッチング素子のオフ時でのリーク(オフリーク)が増える現象をいう。

この課題に対処するため、本発明ではゲートドライバ12(場合によってはソースドライバ14)の下層、画素トランジスタ11の下層に遮光膜を形成している。遮光膜はクロムなどの金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。膜厚が薄いと遮光効果が乏し

く、厚いと凹凸が発生して上層のトランジスタ11aのパターニングが 困難になる。

遮光膜上に20nm以上100nm以下の無機材料からなる平滑化膜を形成する。この遮光膜のレイヤーを用いて蓄積容量19の一方の電極を形成してもよい。この場合、平滑膜は極力薄く作り蓄積容量の容量値を大きくすることが好ましい。また遮光膜をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜の表面に形成し、この酸化シリコン膜を蓄積容量19の誘電体膜として用いてもよい。平滑化膜上にはハイアパーチャ(HA)構造の画素電極が形成される。

10 ドライバ回路 1 2 などは裏面だけでなく、表面からの光の進入も抑制するべきである。ホトコンダクタ現象の影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ドライバ1 2 などの表面にもカソード電極を形成し、この電極を遮光膜として用いている。

15 しかし、ドライバ12の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路との電気的接触が発生する可能性がある。この課題に対処するため、本発明ではドライバ回路12などの上に少なくとも1層、好ましくは複数層の有機EL膜を画素電極上の有機EL膜形成と同時に形20 成する。

基本的に有機EL膜は絶縁物であるから、ドライバ上に有機EL膜を 形成することにより、カソードとドライバとの間が隔離される。したが って、前述の課題を解消することができる。

画素の1つ以上のトランジスタ11の端子間あるいはトランジスタ25 11と信号線とが短絡すると、EL素子15が常時、点灯することになり、かかる画素が輝点となる場合がある。この輝点は視覚的に目立つので黒点化(非点灯)する必要がある。輝点に対しては、該当画素16を検出し、コンデンサ19にレーザー光を照射してコンデンサの端子間を

15

短絡させる。したがって、コンデンサ19には電荷を保持できなくなるので、トランジスタ11aは電流を流さなくすることができる。

なお、レーザー光を照射する位置にあたるカソード膜を除去しておく ことが望ましい。レーザー照射により、コンデンサ19の端子電極とカ ソード膜とがショートすることを防止するためである。

画素16のトランジスタ11の欠陥は、ドライバ回路14などにも影響を与える。例えば、第56図では駆動用トランジスタ11aにソースードレイン(SD)ショート562が発生していると、パネルのVdd電圧がソースドライバ14に印加される。したがって、ソースドライバ14の電源電圧は、パネルの電源電圧Vddと同一かもしくは高くしておくことが好ましい。なお、ソースドライバ14で使用する基準電流は電子ボリウム561で調整できるように構成しておくことが好ましい。

トランジスタ11aにSDショート562が発生していると、EL素子15に過大な電流が流れる。つまり、EL素子15が常時点灯状態(輝点)となる。輝点は欠陥として目立ちやすい。たとえば、第56図において、トランジスタ11aのソースードレイン(SD)ショートが発生していると、トランジスタ11aのゲート(G)端子電位の大小に関わらず、Vdd電圧からEL素子15に電流が常時流れる(トランジスタ11dがオンの時)。したがって、EL素子15が輝点となる。

また、トランジスタ11aにSDショートが発生していると、トランジスタ11cがオン状態の時、Vdd電圧がソース信号線18に印加されソースドライバ14にVdd電圧が印加される。もし、ソースドライバ14の電源電圧がVdd以下であれば、耐圧を越えて、ソースドライバ14が破壊されるおそれがある。そのため、ソースドライバ14の電源電圧はVdd電圧(パネルの高い方の電圧)以上にすることが好ましい。

トランジスタ11aのSDショートなどは、点欠陥にとどまらず、パネルのソースドライバの破壊につながるおそれがあり、また、輝点は目

立つためパネルとしては不良となる。したがって、トランジスタ11a とEL素子15との間を接続する配線を切断し、輝点を黒点欠陥にする 必要がある。この切断には、レーザー光などの光学手段を用いて切断す ればよい。

5 なお、以上の実施例は配線を切断させるとしたが、黒表示するためにはこれに限定されるものではない。たとえば、第1図でもわかるように、トランジスタ11aの電源Vddが、トランジスタ11aのゲート(G)端子に常時印加されるように修正してもよい。たとえば、コンデンサ19の2つの電極間をショートさせれば、Vdd電圧がトランジスク11aのゲート(G)端子に印加されるようになる。したがって、トランジスタ11aは完全にオフ状態になり、EL素子15に電流を流さなくすることができる。これは、コンデンサ19にレーザー光を照射することによりコンデンサ電極をショートできるため、容易に実現できる。

15 Vdd配線と画素電極とにレーザー光を照射することにより、画素の表示状態を制御(修正)することができる。

また、実際には、画素電極の下層にVdd配線が配置されているから、

その他、トランジスタ11aのSD間(チャンネル)をオープンにすることでも実現できる。簡単にはトランジスタ11aにレーザー光を照射し、トランジスタ11aのチャンネルをオープンにする。同様に、トランジスタ11dのチャンネルをオープンにしてもよい。もちろん、トランジスタ11bのチャンネルをオープンにした場合、該当画素16が選択されないから、黒表示となる。

20

25

画素16を黒表示にするためには、EL素子15を劣化させてもよい。たとえば、レーザー光をEL層15に照射し、EL層15を物理的にあるいは化学的に劣化させ、発光しないようにする(常時黒表示)。レーザー光の照射によりEL層15を加熱し、容易に劣化させることができる。また、エキシマレーザーを用いれば、EL膜15の化学的変化を容易に行うことができる。

10

25

PCT/JP02/09668

なお、以上の実施例は、第1図に図示した画素構成を例示したが、本 発明はこれに限定するものではない。レーザー光を用いて配線あるいは 電極をオープンあるいはショートさせることは、カレントミラーなどの 他の電流駆動の画素構成あるいは第62図、第51図などに示されてい る電圧駆動の画素構成であっても適用できることは言うまでもない。

以下、第1図に示す画素構成について、その駆動方法について説明をする。第1図に示すように、ゲート信号線17aは行選択期間に導通状態(ここでは第1図のトランジスタ11がpチャネルトランジスタであるためローレベルで導通となる)となり、ゲート信号線17bは非選択期間時に導通状態とする。

ソース信号線18には寄生容量(図示せず)が存在する。寄生容量は、 ソース信号線18とゲート信号線17とのクロス部の容量、トランジス タ11b、11cのチャンネル容量などにより発生する。

ソース信号線18の電流値変化に要する時間 t は、浮遊容量の大きさをC、ソース信号線18の電圧をV、ソース信号線18に流れる電流をIとすると t = C・V / I である。そのため、電流値を10倍大きくすることにより電流値変化に要する時間を10分の1近くまで短くすることができる。またはソース信号線18の寄生容量が10倍になっても所定の電流値に変化させることができるということを示している。従って、短い水平走査期間内に所定の電流値を書きこむためには電流値を増加させることが有効である。

入力電流を10倍にすると出力電流も10倍となる。しかし、この場合、ELの輝度も10倍となるため、所定の輝度を得ることができない。そこで、本発明では、第1図のトランジスタ17dの導通期間を従来の10分の1とし、EL素子15の発光期間を10分の1とすることで、所定の輝度を実現するようにした。

つまり、ソース信号線18の寄生容量の充放電を十分に行い、所定の 電流値を画素16のトランジスタ11aにプログラムするためには、ソ

20

25

PCT/JP02/09668

ースドライバ14から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線18に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がEL素子15に流れる。たとえば、10倍の電流でプログラムすれば、当然、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。所定の発光輝度にするためには、EL素子15に流れる時間を1/10にすればよい。このように駆動することにより、ソース信号線18の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。

なお、10倍の電流値を画素のトランジスタ11a(正確にはコンデンサ19の端子電圧を設定している)に書き込み、EL素子15のオン時間を1/10にするとしたがこれは一例である。場合によっては、10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/5にしてもよい。また、10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/2倍にする場合もあるであろう。

本発明は、画素への書き込み電流を所定値以外の値にし、EL素子15に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、N倍の電流を画素のトランジスタ11に書き込み、EL素子15のオン時間を1/N倍にするとして説明する。しかし、これに限定するものではなく、N1倍の電流を画素のトランジスタ11に書き込み、EL素子15のオン時間を1/(N2)倍(N1とN2とは異なる)でもよいことは言うまでもない。なお、間欠する間隔は等間隔に限定するものではない。たとえば、ランダムでもよい(全体として、表示期間もしくは非表示期間が所定値(一定割合)となればよい)。また、RGBで異なっていてもよい。つまり、白(ホワイト)バランスが最適になるように、R、G、B表示期間もしくは非表示期間が所定値(一定割合)となるように調整(設定)すればよい

15

20

また、説明を容易にするため、1/Nとは、1F(1フィールドまたは1フレーム期間)を基準にしてこの1Fを1/Nにするとして説明する。しかし、1画素行が選択され、電流値がプログラムされる時間(通常、1水平走査期間(1H))があるし、また、走査状態によっては誤差も生じる。したがって、以上の説明はあくまでも説明を容易にするための便宜上の問題だけであり、これに限定するものではない。

たとえば、N=1 0 倍の電流で画素 1 6 に電流をプログラムし、1/2 5 の期間の間、E L素子 1 5 を点灯させてもよい。E L素子 1 5 は、1 0 1/2 5 = 2 倍の輝度で点灯する。逆に、1/2 6 に電流をプログラムし、1/2 6 の期間の間、1/2 7 を点灯させてもよい。1/2 8 とし素子 1/2 7 5 を点灯させてもよい。1/2 8 とし素子 1/2 8 を点灯させてもよい。1/2 8 とし素子 1/2 8 を点灯させてもよい。1/2 8 とし素子 1/2 8 には、1/2 9 によい電流でプログラムし、かつ、常時点灯(1/2 1 に表り、間欠駆動でない)状態以外の表示を実施するものである。また、広義には、1/2 8 には 1/2 9 によいて、少なくとも 1/2 1 によいも大きな電流を画素 1/2 6 にプログラムし、少なくとも、間欠表示を実施する駆動方式である。

有機(無機)EL表示装置は、CRTのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、EL表示装置では、1F(1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が生じる。

本発明では、1F/Nの期間の間だけ、EL素子15に電流を流し、25 他の期間(1F(N-1)/N)は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データの表示状態が時間的に飛び飛び表示(間欠表示)状態となる。

10

20

25

動画データ表示を、この間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、CRTに近い動画表示を実現することができる。また、間欠表示を実現するが、回路のメインクロックは従来と変わらない。したがって、回路の消費電力が増加することもない。

液晶表示パネルの場合は、光変調をする画像データ(電圧)は液晶層に保持される。したがって、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバ14の動作クロックを高くし、画像データと黒表示データとを交互にソース信号線18に印加する必要がある。したがって、黒挿入(黒表示などの間欠表示)を実現しようとすると回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリも必要になる。

第1図、第2図、および第38図などに示す本発明のEL表示パネルの画素構成では、画像データはコンデンサ19に保持されている。このコンデンサ19の端子電圧に対応する電流をEL素子15に流す。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。

本発明はスイッチングのトランジスタ11d、あるいはトランジスタ11eなどをオンオフさせるだけでEL素子15に流す電流を制御する。つまり、EL素子15に流れる電流Iwをオフにしても、画像データはそのままコンデンサ19に保持されている。したがって、次のタイミングでスイッチング素子11dなどをオンさせ、EL素子15に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入(黒表示などの間欠表示)を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機EL素子15は電流を印加してから発光するまでの時間が短く、高速に応答する。そのた

20

25

PCT/JP02/09668

め、動画表示に適し、さらに間欠表示を実施することにより、従来のデータ保持型の表示パネル(液晶表示パネル、EL表示パネルなど)の問題である動画表示の問題を解決できる。

さらに、大型の表示装置でソース容量が大きくなる場合はソース電流を10倍以上にしてやればよい。一般にソース電流値をN倍にした場合、ゲート信号線17b(トランジスタ11d)の導通期間を1F/Nとすればよい。これによりテレビ、モニター用の表示装置などにも適用が可能である。

以下、図面を参照しながら、本発明の駆動方法についてさらに詳しく 10 説明をする。ソース信号線18の寄生容量は、隣り合うソース信号線18との間の結合容量、ソースドライブIC(回路)14のバッファ出力 容量、ゲート信号線17とソース信号線18とのクロス容量などにより 発生する。この寄生容量は通常10pF以上となる。電圧駆動の場合は、ドライバIC14からは低インピーダンスで電圧がソース信号線18に印加されるため、寄生容量が多少大きくとも駆動では問題とならない。

しかし、電流駆動では特に黒レベルの画像表示では20nA以下の微小電流で画素のコンデンサ19をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、1画素行にプログラムする時間(通常、1H以内、ただし、2画素行を同時に書き込む場合もあるので1H以内に限定されるものではない)内に寄生容量を充放電することができない。しかし1H期間で充放電できなれば、画素への書き込み不足となり、所望の解像度での表示を実現することがでない。

第1図の画素構成の場合、第3図(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、電流 I wを流す電圧が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は第3図(b)のように、トラ

15

ンジスタ11 c、11 bがオフし、トランジスタ11 dが動作する。つまり、ゲート信号線17 aにオフ電圧(Vgh)が印加され、トランジスタ11 b、11 c がオフする。一方、ゲート信号線17 bにオン電圧(Vgl)が印加され、トランジスタ11 dがオンする。

5 今、電流 I wが本来流すべき電流(所定値)の10倍であるとすると、 第3図(b)のE L素子15に流れる電流も所定値の10倍となる。したがって、所定値の10倍の輝度でE L素子15は発光することになる。 つまり、第12図に図示するように、倍率Nを高くするほど、表示パネルの表示輝度Bも高くなる。したがって、輝度と倍率とは比例関係とな 10 る。一方、1/Nで駆動することにより、輝度と倍率とは反比例の関係となる。

そこで、トランジスタ11 dを本来オンする時間(約1F)の1/N の期間だけオンさせ、他の期間(N-1)/N期間はオフさせれば、1 F全体の平均輝度は所定の輝度となる。この表示状態は、CRTが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の1/N(全画面を1とする)が点灯している点である(CRTでは、点灯している範囲は1 画素行(厳密には1 画素)である)。

本発明では、この1F/Nの画像表示領域53が第13図(b)に示20 すように画面50の上から下に移動する。本発明では、1F/Nの期間の間だけ、EL素子15に電流が流れ、他の期間(1F・(N-1)/N)は電流が流れない。したがって、各画素は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。

25 なお、第13図に図示するように、書き込み画素行51aは非点灯表示52aとする。しかし、これは、第1図、第2図などの画素構成の場合である。第38図などで図示するカレントミラーの画素構成では、書き込み画素行51aは点灯状態としてもよい。しかし、本明細書では、

10

25

説明を容易にするため、主として、第1図の画素構成を例示して説明を

PCT/JP02/09668

する。また、第13図、第16図などの所定駆動電流Iwよりも大きい

電流でプログラムし、間欠駆動する駆動方法をN倍パルス駆動と呼ぶ。

この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰

り返し表示される。つまり、画像データの表示状態が時間的に飛び飛び

表示(間欠表示)状態となる。液晶表示パネル(および本発明以外のE

L表示パネル)では、1 Fの期間、画素にデータが保持されているため、

動画表示の場合は画像データが変化してもその変化に追従することが

できず、動画ボケとなっていた(画像の輪郭ボケ)。しかし、本発明で

は画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態

を実現できる。つまり、CRTに近い動画表示を実現することができる。

このタイミングチャートを第14図に示す。なお、本発明などにおい

て、特に断りがない時の画素構成は第1図に示したものである。第14

図でわかるように、各選択された画素行(選択期間は、1 Hとしている)

15 において、ゲート信号線17aにオン電圧(Vg1)が印加されている

時(第14図(a)を参照)には、ゲート信号線17bにはオフ電圧(V

gh)が印加されている(第14図(b)を参照)。この期間は、EL

素子15には電流が流れていない(非点灯状態)。一方、選択されてい

ない画素行においては、ゲート信号線17aにオフ電圧(Vgh)が印

20 加され、ゲート信号線17bにはオン電圧(Vg1)が印加されている。

この期間は、EL素子15に電流が流れている(点灯状態)。また、点

灯状態では、EL素子15は所定のN倍の輝度(N・B)で点灯し、そ

の点灯期間は1F/Nである。したがって、1Fを平均した表示パネル

の表示輝度は、 $(N \cdot B) \times (1/N) = B$  (所定輝度)となる。

第15図は、第14図の動作を各画素行に適用した実施例である。ゲ

一ト信号線17に印加する電圧波形を示している。電圧波形はオフ電圧

をVgh(Hレベル)とし、オン電圧をVgl(Lレベル)としている。

(1)、(2)などの添え字は選択している画素行の行番号を示してい

WO 03/027998 PCT/JP02/09668

る。

5

10

15

20

25

第15図において、ゲート信号線17a(1)が選択され(Vg1電圧)、選択された画素行のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。)である。したがって、コンデンサ19には10倍の電流がトランジスタ11aに流れるようにプログラムされる。画素行(1)が選択されている時は、第1図の画素構成ではゲート信号線17b(1)はオフ電圧(Vgh)が印加され、EL素子15には電流が流れない。

1 日後には、ゲート信号線 1 7 a (2) が選択され(Vg1電圧)、選択された画素行のトランジスタ 1 1 a からソースドライバ 1 4 に向かってソース信号線 1 8 にプログラム電流が流れる。このプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する)である。したがって、コンデンサ 1 9 には 1 0 倍の電流がトランジスタ 1 1 a に流れるようにプログラムされる。画素行 (2) が選択されている時は、第 1 図の画素構成ではゲート信号線 1 7 b (2) はオフ電圧 (Vgh) が印加され、E L 素子 1 5 には電流が流れない。しかし、先の画素行 (1) のゲート信号線 1 7 a (1) にはオフ電圧 (Vgh) が印加され、ゲート信号線 1 7 b (1) にはオン電圧 (Vgh) が印加され、ゲート信号線 1 7 b (1) にはオン電圧 (Vgh) が印加され、点灯状態となっている。

次の1 H後には、ゲート信号線17a(3)が選択され、ゲート信号線17b(3)はオフ電圧(Vgh)が印加され、画素行(3)のEL素子15には電流が流れない。しかし、先の画素行(1)(2)のゲート信号線17a(1)(2)にはオフ電圧(Vgh)が印加され、ゲート信号線17b(1)(2)にはオン電圧(Vgl)が印加されるため、点灯状態となっている。

5

25

以上の動作を1Hの同期信号に同期して画像を表示していく。しかし、第15図の駆動方式では、EL素子15には10倍の電流が流れる。したがって、表示画面50は約10倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を1/10にしておけばよいことは言うまでもない。しかし、1/10の電流であれば寄生容量などにより書き込み不足が発生するため、高い電流でプログラムし、黒画面52の挿入により所定の輝度を得るのが本発明の基本的な主旨である。

ところで、本発明の駆動方法においては、所定電流よりも高い電流が E L 素子 1 5 に流れるようにし、ソース信号線 1 8 の寄生容量を十分に 10 充放電することが要点である。したがって、EL素子15に所定電流の N倍の電流を流さなくともよい。たとえば、EL素子15に並列に電流 経路を形成し(ダミーのEL素子を形成し、このEL素子は遮光膜を形 成して発光させないなどの処理を施す)、ダミーEL素子とEL素子1 5とに分けて電流を流しても良い。たとえば、信号電流が 0.2μΑの 15 とき、プログラム電流を  $2.2 \mu A$  として、トランジスタ 11a には 2.2μΑを流す。この電流のうち、信号電流 0.2μΑをΕL素子15に 流して、2μΑをダミーのΕL素子に流すなどの方式が例示される。つ まり、第27図のダミー画素行281を常時選択状態にする。なお、ダ ミー画素行は発光させないか、もしくは、遮光膜などを形成し、発光し 20 ていても視覚的に見えないように構成する。

以上のように構成することにより、ソース信号線18に流す電流をN倍に増加させることにより、駆動用トランジスタ11aに所定電流のN倍の電流が流れるようにプログラムすることができ、かつ、EL素子15には、前記N倍の電流よりは十分小さい電流を流すことができることになる。以上の方法では、第5図に図示するように、非点灯領域52を設けることなく、全表示領域50を画像表示領域53とすることができる。

第13図(a)は表示画面50への書き込み状態を図示している。第13図(a)において、51aは書き込み画素行である。ソースドライバ14から各ソース信号線18にプログラム電流が供給される。なお、第13図などでは1H期間に書き込む画素行は1行である。しかし、何ら1Hに限定するものではなく、0.5H期間でも、2H期間でもよい。また、ソース信号線18にプログラム電流を書き込むとしたが、本発明は電流プログラム方式に限定するものではなく、ソース信号線18に書き込まれるのが電圧である電圧プログラム方式(第62図など)でもよい。

10 第13図(a)において、ゲート信号線17aが選択されるとソース信号線18に流れる電流がトランジスタ11aにプログラムされる。このとき、ゲート信号線17bにはオフ電圧が印加され、その結果EL素子15には電流が流れない。これは、トランジスタ11dがオン状態であると、ソース信号線18からEL素子15の容量成分が見え、この容15 量に影響されてコンデンサ19に十分に正確な電流プログラムができなくなるためである。したがって、第1図に示す構成を例にすれば、第13図(b)で示すように電流が書き込まれている画素行は非点灯領域52となる。

今、N(ここでは、先に述べたようにN=10とする)倍の電流でプログラムしたとすれば、画面の輝度は10倍になる。したがって、表示領域50の90%の範囲を非点灯領域52とすればよい。したがって、画像表示領域の水平走査線がQCIF(Quarter Common Intermediate Format)の220本(S=220)とすれば、22本を表示領域53とし、220-22=198本を非表示領域52とすればよい。一般的に述べれば、水平走査線の本数(画素行数)をSとすれば、S/Nの領域を表示領域53とし、この表示領域53をN倍の輝度で発光させる。そして、この表示領域53を画面の上下方向に走査する。したがって、S(N-1)/Nの領域は非点灯領域52とする。この非点灯領域は黒表

WO 03/027998 PCT/JP02/09668

示(非発光)である。また、この非発光領域52はトランジスタ11dをオフさせることにより実現する。なお、N倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりN倍の値に調整することは言うまでもない。

5 また、先の実施例で、10倍の電流でプログラムしたとすれば、画面の輝度は10倍となるため、表示領域50の90%の範囲を非点灯領域52とすればよいとした。しかし、これは、RGBの画素を共通に非点灯領域52とすることに限定するものではない。例えば、Rの画素は、1/8を非点灯領域52とし、Gの画素は、1/6を非点灯領域52とし、Bの画素は、1/10を非点灯領域52と、それぞれの色により変化させてもよい。また、RGBの色で個別に非点灯領域52(あるいは点灯領域53)を調整できるようにしてもよい。これらを実現するためには、R、G、Bで個別のゲート信号線17bが必要になる。しかし、以上のRGBの個別調整を可能にすることにより、ホワイトバランスを15調整することが可能になり、各階調において色のバランス調整が容易になる(第41図を参照のこと)。

第13図(b)に図示するように、書き込み画素行51aを含む画素行を非点灯領域52とし、書き込み画素行51aよりも上画面のS/N(時間的には1F/N)の範囲を表示領域53とする(画面を下から上に走査する場合は、その逆となる)。画像表示状態は、表示領域53が帯状になって、画面の上から下に移動する。

20

25

第13図の表示では、1つの表示領域53が画面の上から下方向に移動する。フレームレートが低いと、表示領域53が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。

この課題に対しては、第16図に図示するように、表示領域53を複数に分割するとよい。この分割された総和がS(N-1)/Nの面積となれば、第13図の明るさと同等になる。なお、分割された表示領域5

20

25

3 は等しく(等分に)する必要はない。また、同様に分割された非表示 領域52 も等しくする必要はない。

以上のように、表示領域 5 3 を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下することになる。

第17図はゲート信号線17の電圧波形およびELの発光輝度を図示している。第17図で明らかなように、ゲート信号線17bをVglにする期間(1F/N)を複数に分割(分割数K)している。つまり、10 Vglにする期間は1F/(K/N)の期間をK回実施する。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。

なお、第17図などにおいて、ゲート信号線17bをVg1にする期間(1F/N)を複数に分割(分割数K)し、1F/(K/N)の期間をK回実施することとしたがこれに限定されるわけではない。1F/(K/N)の期間をL(L≠K)回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより画像を表示するものである。したがって、1F/(K/N)の期間をL(L≠K)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、画像50の輝度をデジタル的に変更することができる。たとえば、L=2とL=3では50%の輝度(コントラスト)変化となる。また、画像の表示領域53を分割する時、ゲート信号線17bをVg1にする期間は同一期間に限定するものではない。

5

10

15

20

25

以上の実施例は、EL素子15に流れる電流を遮断し、また、EL素子に流れる電流を接続することにより、表示画面50をオンオフ(点灯、非点灯)するものであった。つまり、コンデンサ19に保持された電荷によりトランジスタ11aに複数回、略同一の電流を流すものである。しかし、本発明はこれに限定するものではない。たとえば、コンデンサ19に保持された電荷を充放電させることにより、表示画面50をオンオフ(点灯、非点灯)する方式でもよい。

第18図は第16図の画像表示状態を実現するための、ゲート信号線 17に印加する電圧波形を示している。第18図と第15図の差異は、 ゲート信号線17bの動作である。ゲート信号線17bは画面を分割す る個数に対応して、その個数分だけオンオフ(VglとVgh)動作す る。他の点は第15図と同一であるので説明を省略する。

E L 表示装置では黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のように、コントラストの低下はない。また、第1 図に示す構成においては、トランジスタ11 dをオンオフ操作するだけで間欠表示を実現できる。また、第38図、第51図の構成においては、トランジスタ素子11eをオンオフ操作するだけで、間欠表示を実現することができる。これは、コンデンサ19に画像データがメモリ(アナログ値であるから階調数は無限大)されているからである。つまり、各画素16に、画像データは1Fの期間中は保持されている。この保持されている画像データに相当する電流をE L 素子15に流すか否かをトランジスタ11d、11eの制御により実現しているのである。したがって、以上の駆動方法は、電流駆動方式に限定されるものではなく、電圧駆動方式にも適用できるものである。つまり、E L 素子15 間の電流経路において駆動用トランジスタ11をオンオフすることにより、間欠駆動を実現するものである。

コンデンサ19の端子電圧を維持することは重要である。1フィール

20

ド(フレーム)期間でコンデンサ19の端子電圧が変化(充放電)すると、画面輝度が変化し、フレームレートが低下した時にちらつき(フリッカなど)が発生するからである。トランジスタ11aが1フレーム(1フィールド)期間でEL素子15に流す電流は、少なくとも65%以下に低下しないようにする必要がある。この65%とは、画素16に書き込み、EL素子15に流す電流の最初が100%とした時、次のフレーム(フィールド)で前記画素16に書き込む直前のEL素子15に流す電流を65%以上とすることである。

第1図の画素構成では、間欠表示を実現する場合としない場合とでは、 10 1画素を構成するトランジスタ11の個数に変化はない。つまり、画素 構成はそのままで、ソース信号線18の寄生容量の影響を除去し、良好 な電流プログラムを実現している。その上、CRTに近い動画表示を実 現しているのである。

また、ゲートドライバ12の動作クロックはソースドライバ14の動 15 作クロックに比較して十分に遅いため、回路のメインクロックが高くな るということはない。また、Nの値の変更も容易である。

なお、画像表示方向(画像書き込み方向)は、1フィールド(1フレーム)目では画面の上から下方向とし、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。つまり、上から下方向と、下から上方向とを交互に繰り返すようにしてもよい。

さらに、1フィールド(1フレーム)目では画面の上から下方向とし、いったん、全画面を黒表示(非表示)とした後、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。また、いったん、全画面を黒表示(非表示)としてもよい。

25 なお、以上の駆動方法の説明では、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定するものではない。画面の書き込み方向は絶えず、画面の上から下あるいは下から上と固定し、非表示領域52の動作方向を1フィールド目では画面の上から下方向と

15

20

25

し、つぎの第2フィールド目では画面の下から上方向としてもよい。また、1フレームを3フィールドに分割し、第1のフィールドではR、第2のフィールドではG、第3のフィールドではBとして、3フィールドで1フレームを形成するとしてもよい。また、1水平走査期間(1 H)ごとに、R、G、Bを切り替えて表示してもよい。以上の事項は他の本発明の実施例でも同様である。

非表示領域 5 2 は完全に非点灯状態である必要はない。微弱な発光あるいはうっすらとした画像表示があっても実用上は問題ない。つまり、画像表示領域 5 3 よりも表示輝度が低い領域と解釈するべきである。また、非表示領域 5 2 とは、R、G、B 画像表示のうち、1 色または 2 色のみが非表示状態という場合も含まれる。

基本的には表示領域 5 3 の輝度 (明るさ)が所定値に維持される場合、表示領域 5 3 の面積が広くなるほど、画面 5 0 の輝度は高くなる。たとえば、表示領域 5 3 の輝度が 1 0 0 (n t) の場合、表示領域 5 3 が全画面 5 0 に占める割合が 1 0 % から 2 0 % にすれば、画面の輝度は 2 倍となる。したがって、全画面 5 0 に占める表示領域 5 3 の面積を変化させることにより、画面の表示輝度を変化することができる。

表示領域53の面積はシフトレジスタ61へのデータパルス(ST2)を制御することにより、任意に設定できる。また、データパルスの入力タイミング、周期を変化させることにより、第16図の表示状態と第13図の表示状態とを切り替えることができる。1F周期でのデータパルス数を多くすれば、画面50は明るくなり、少なくすれば、画面50は暗くなる。また、連続してデータパルスを印加すれば第13図の表示状態となり、間欠にデータパルスを入力すれば第16図の表示状態となる。

第19図(a)は第13図のように表示領域53が連続している場合の明るさ調整方式を説明している。第19図(a1)の画面50の表示輝度が最も明るい。第19図(a2)の画面50の表示輝度が次に明る

5

10

25

く、第19図(a3)の画面50の表示輝度が最も暗い。第19図(a1)から第19図(a3)への変化(あるいはその逆)は、先にも記載したようにゲートドライバ12のシフトレジスタ回路61などの制御により、容易に実現できる。この際、第1図のVdd電圧は変化させる必要がない。つまり、電源電圧を変化させずに表示画面50の輝度変化を実施できる。また、第19図(a1)から第19図(a3)への変化の際、画面のガンマ特性は全く変化しない。したがって、画面50の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本発明の効果のある特徴である。従来の画面の輝度調整では、画面50の輝度が低いときは、階調性能が低下する。つまり、高輝度表示の時は64階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない場合がほとんどである。これに比較して、本発明の駆動方法では、画面の表示輝度に依存せず、最高の64階調表示を実現できる。

第19図(b)は第16図のように表示領域53が分散している場合の明るさ調整方式を説明している。第19図(b1)の画面50の表示輝度が最も明るい。第19図(b2)の画面50の表示輝度が次に明るく、第19図(b3)の画面50の表示輝度が最も暗い。第19図(b1)から第19図(b3)への変化(あるいはその逆)は、先にも記載20 したようにゲートドライバ12のシフトレジスタ回路61などの制御により、容易に実現できる。第19図(b)のように表示領域53を分散させれば、低フレームレートでもフリッカが発生しない。

さらに低フレームレートでも、フリッカが発生しないようにするには、 第19図(c)のように表示領域53を細かく分散させればよい。しか し、動画の表示性能は低下する。したがって、動画を表示するには、第 19図(a)の駆動方法が適している。静止画を表示し、低消費電力化 を要望する時は、第19図(c)の駆動方法が適している。第19図(a) から第19図(c)の駆動方法の切り替えも、シフトレジスタ61の制 WO 03/027998 PCT/JP02/09668

御により容易に実現できる。

20

第20図はソース信号線18に流れる電流を増大させる他の実施例の説明図である。基本的に複数の画素行を同時に選択し、複数の画素行をあわせた電流でソース信号線18の寄生容量などを充放電し電流書き込み不足を大幅に改善する方式である。ただし、複数の画素行を同時に選択するため、1画素あたりの駆動する電流を減少させることができる。したがって、EL素子15に流れる電流を減少させることができる。ここで、説明を容易にするため、一例として、N=10として説明する(ソース信号線18に流す電流を10倍にする)。

10 第20図に示すように、本発明では、K行の画素行を同時に選択する。 ソースドライバ14からは所定電流のN倍電流をソース信号線18に 印加する。各画素にはEL素子15に流す電流のN/K倍の電流がプロ グラムされる。EL素子15を所定の発光輝度とするために、EL素子 15に流れる時間を1フレーム(1フィールド)のK/N時間にする。 20ように駆動することにより、ソース信号線18の寄生容量を十分に 充放電でき、良好な解像度で所定の発光輝度を得ることができる。

つまり、1フレーム(1フィールド)のK/Nの期間の間だけ、EL素子15に電流を流し、他の期間(1F(N-1) K/N)は電流を流さない。この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データの表示状態が時間的に飛び飛び表示(間欠表示)状態となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線18にはN倍の電流で駆動するため、寄生容量の影響をうけず、高精細表示パネルにも対応できる。

25 第21図は、第20図の駆動方法を実現するための駆動波形の説明図である。信号波形はオフ電圧をVgh(Hレベル)とし、オン電圧をVgl(Lレベル)としている。各信号線の添え字は画素行の行番号((1)(2)(3)など)を記載している。なお、行数はQCIF表示パネル

10

25

PCT/JP02/09668

の場合は220本であり、VGAパネルでは480本である。

第21図において、ゲート信号線17a(1)が選択され(Vg1電圧)、選択された画素行のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。ここでは説明を容易にするため、まず、書き込み画素行51aが1行目の画素行であるとして説明する。

また、ソース信号線 18 に流れるプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。)である。また、5 画素行が同時に選択(K=5)として説明をする。したがって、理想的には1つの画素のコンデンサ19には2 倍(N/K=10/5=2)に電流がトランジスタ11 aに流れるようにプログラムされる。

書き込み画素行が(1)画素行目である時、第21図で図示したように、ゲート信号線17aは(1)(2)(3)(4)(5)が選択されている。つまり、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ゲート信号線17bはゲート信号線17aの逆位相となっている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトラン20ジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

理想的には、5 画素のトランジスタ11 aが、それぞれ  $I w \times 2$  の電流をソース信号線18に流す(つまり、ソース信号線18には  $I w \times 2$  ×  $N = I w \times 2 \times 5 = I w \times 10$ 。したがって、本発明のN倍パルス駆動を実施しない場合が所定電流 I wとすると、I wの10倍の電流がソース信号線18に流れる)。

以上の動作(駆動方法)により、各画素16のコンデンサ19には、 2倍の電流がプログラムされる。ここでは、理解を容易にするため、各

5

10

15

20

トランジスタ11aは特性(Vt、S値)が一致しているとして説明をする。

同時に選択する画素行が 5 画素行(K=5)であるから、5 つの駆動用トランジスタ11 aが動作する。つまり、1 画素あたり、10/5=2倍の電流がトランジスタ11 aに流れる。ソース信号線18には、5 つのトランジスタ11 aのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行51 aに、本来、書き込む電流 I wとし、ソース信号線18には、I w×10の電流を流す。書き込み画素行(1)より以降に画像データを書き込む書き込み画素行51 bは、ソース信号線18への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行51 bは後に正規の画像データが書き込まれるので問題がない。

したがって、4画素行51bにおいて、1H期間の間は51aと同一表示である。そのため、書き込み画素行51aと電流を増加させるために選択した画素行51bとを少なくとも非表示状態52とするのである。ただし、第38図のようなカレントミラーの画素構成、その他の電圧プログラム方式の画素構成では表示状態としてもよい。

1 H後には、ゲート信号線17a(1)は非選択となり、ゲート信号線17bにはオン電圧(Vg1)が印加される。また、同時に、ゲート信号線17a(6)が選択され(Vg1電圧)、選択された画素行(6)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(1)には正規の画像データが保持される。

次の、1 H後には、ゲート信号線17a(2)は非選択となり、ゲー25 ト信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(7)が選択され(Vgl電圧)、選択された画素行(7)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することによ

20

25

WO 03/027998 PCT/JP02/09668

り、画素行(2)には正規の画像データが保持される。1画素行ずつシフトしながら走査して以上の動作を行うことにより1画面が書き換えられる。

60

第20図の駆動方法では、各画素において2倍の電流(電圧)がプログラムされるため、各画素のE L素子15 の発光輝度は理想的には2倍となる。したがって、表示画面の輝度は所定値よりも2倍となる。これを所定の輝度とするためには、第16 図に図示するように、書き込み画素行51を含み、かつ表示領域50の1/2の範囲を非表示領域52とすればよい。

10 第13図と同様に、第20図のように1つの表示領域53が画面の上から下方向に移動した場合、フレームレートが低いと、表示領域53が移動する様子が視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。

この課題に対しては、第22図に図示するように、表示領域53を複 15 数に分割するとよい。分割された非表示領域52を加えた部分がS(N-1)/Nの面積となれば、分割しない場合と同一となる。

第23図はゲート信号線17に印加する電圧波形である。第21図と第23図との差異は、基本的にはゲート信号線17bの動作である。ゲート信号線17bは画面を分割する個数に対応して、その個数分だけオンオフ(VglとVgh)動作する。他の点は第21図とほぼ同一あるいは類推できるので説明を省略する。

以上のように、表示領域 5 3 を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。分割すればするほどフリッカは軽減する。特にEL素子 1 5 の応答性は速いため、5  $\mu$  sec よりも小さい時間でオンオフしても、表示輝度の低下はない。

本発明の駆動方法において、EL素子15のオンオフは、ゲート信号線17bに印加する信号のオンオフで制御できる。そのため、クロック

20

周波数はKHzオーダーの低周波数で制御が可能である。また、黒画面挿入(非表示領域52挿入)を実現するのには、画像メモリなどを必要としない。したがって、低コストで本発明の駆動回路あるいは方法を実現できる。

5 第24図は同時に選択する画素行が2画素行の場合である。発明者等が検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、2画素行を同時に選択する方法は表示均一性が実用的であった。これは、隣接する画素の駆動用トランジスタ11aの特性が極めて一致しているためと推定される。また、レーザーアニールする際に、ストライプ状のレーザーの照射方向はソース信号線18と平行に照射することで良好な結果が得られた。

これは同一時間にアニールされる範囲の半導体膜は、その特性が均一となるためである。つまり、ストライプ状のレーザー照射範囲内では半導体膜が均一に作製され、この半導体膜を利用したトランジスタのVt、モビリティがほぼ等しくなるためである。したがって、ソース信号線18の形成方向と平行にストライプ状のレーザーショットを照射し、この照射位置を移動させることにより、ソース信号線18に沿った画素(画素列、画面の上下方向の画素)の特性はほぼ等しく作製される。したがって、複数の画素行を同時にオンさせて電流プログラムを行った場合、同時に選択された複数の画素行には、プログラム電流を選択された画素行数で割った電流が、ほぼ同一にプログラムされる。したがって、目標値に近い電流プログラムを実施でき、均一表示を実現できる。したがって、レーザーショット方向と第24図などで説明する駆動方式とは相乗効果がある。

25 以上のように、レーザーショットの方向をソース信号線18の形成方向と略一致させることにより、画素の上下方向のトランジスタ11aの特性がほぼ同一になり、良好な電流プログラムを実施することができる (画素の左右方向のトランジスタ11aの特性が一致していなくとも)。

10

15

20

25

62

PCT/JP02/09668

以上の動作は、1H(1水平走査期間)に同期して、1 画素行あるいは複数画素行ずつ選択画素行の位置をずらして実施する。なお、本発明は、レーザーショットの方向をソース信号線18と平行にするとしたが、必ずしも平行でなくともよい。ソース信号線18に対して斜め方向にレーザーショットを照射しても1つのソース信号線18に沿った画素の上下方向のトランジスタ11aの特性はほぼ一致して形成されるからある。したがって、ソース信号線に平行にレーザーショットを照射するということは、ソース信号線18の配線方向(上下方向)に隣接した任意の画素を、1つのレーザー照射範囲に入るように形成するということである。また、ソース信号線18とは一般的には、画像信号となるプログラム電流あるいは電圧を伝達する配線である。

なお、本発明の実施例では1Hごとに、書き込み画素行位置をシフト させることとしたが、これに限定されるわけではなく、2Hごとにシフ トしてもよく、また、それ以上の画素行ごとにシフトさせてもよい。ま た、任意の時間単位でシフトしてもよい。さらに、画面位置に応じて、 シフトする時間を変化させてもよい。たとえば、画面の中央部でのシフ ト時間を短くし、画面の上下部でシフト時間を長くしてもよい。また、 フレームごとにシフト時間を変化させてもよい。また、連続した複数画 素行を選択することに限定するものではない。例えば、1画素行へだて た画素行を選択してもよい。つまり、第1番目の水平走査期間に第1番 目の画素行と第3番目の画素行とを選択し、第2番目の水平走査期間に 第2番目の画素行と第4番目の画素行とを選択し、第3番目の水平走査 期間に第3番目の画素行と第5番目の画素行とを選択し、第4番目の水 平走査期間に第4番目の画素行と第6番目の画素行とを選択するとい った駆動方法である。もちろん、第1番目の水平走査期間に第1番目の 画素行と第3番目の画素行と第5番目の画素行とを選択するという駆 動方法も技術的範疇である。もちろん、複数画素行へだてた画素行位置 を選択してもよい。

WO 03/027998 PCT/JP02/09668

なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、第1図、第2図、第32図の画素構成のみに限定されるものではなく、カレントミラーの画素構成である第38図、第42図、第50図などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、第43図、第51図、第54図、第62図などの電圧駆動の画素構成にも適用できる。なぜなら、上下方向に隣接する画素のトランジスタの特性が一致していれば、同一のソース信号線18に印加した電圧値により良好な電圧プログラムを実施できるからである。

5

20

10 第24図において、書き込み画素行が1行目である場合、ゲート信号線17aは(1)(2)が選択されている(第25図を参照のこと)。つまり、画素行(1)(2)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ゲート信号線17bはゲート信号線17aの逆位相となっている。したがって、少なくとも画素行(1)(2)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。したがって、かかる画素行は非点灯状態52となる。なお、第24図では、フリッカの発生を低減するため、表示領域53を5分割している。

同時に選択する画素行が2画素行(K=2)であるから、2つの駆動 25 用トランジスタ11aが動作する。つまり、1画素あたり、10/2= 5倍の電流がトランジスタ11aに流れる。ソース信号線18には、2 つのトランジスタ11aのプログラム電流を加えた電流が流れる。

たとえば、書き込み画素行51aに、本来、書き込む電流Idを流し、

10

15

20

25

PCT/JP02/09668

64

ソース信号線18には、IW×10の電流を流す。書き込み画素行51 bは後に正規の画像データが書き込まれるので問題がない。画素行51 bは、1H期間の間は51aと同一表示である。そのため、書き込み画 素行51aと電流を増加させるために選択した画素行51bとを少な くとも非表示状態52とするのである。

次の、1 H後には、ゲート信号線17a(1)は非選択となり、ゲート信号線17bにはオン電圧(Vg1)が印加される。また、同時に、ゲート信号線17a(3)が選択され(Vg1電圧)、選択された画素行(3)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することにより、画素行(1)には正規の画像データが保持される。

次の、1 H後には、ゲート信号線17a(2)は非選択となり、ゲート信号線17bにはオン電圧(Vg1)が印加される。また、同時に、ゲート信号線17a(4)が選択され(Vg1電圧)、選択された画素行(4)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(2)には正規の画像データが保持される。1画素行ずつシフト(もちろん、複数画素行ずつシフトしてもよい。たとえば、擬似インターレース駆動であれば、2行ずつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう)しながら走査して以上の動作を行うことにより1画面が書き換えられる。

第16図と同様であるが、第24図の駆動方法では、各画素には5倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には5倍となる。したがって、表示領域53の輝度は所定値の5倍となる。これを所定の輝度とするためには、第16図などに図示するように、書き込み画素行51を含み、かつ表示画面50の1/5の範囲を非表示領域52とすればよい。

WO 03/027998 PCT/JP02/09668

第27図に図示するように、2本の書き込み画素行51(51a、51b)が選択され、画面50の上辺から下辺に順次選択されていく(第26図も参照のこと。第26図では画素行16aと16bが選択されている)。しかし、第27図(b)のように、画面の下辺までくると書き込み画素行51aは存在するが、51bはなくなる。つまり、選択する画素行が1本しかなくなる。そのため、ソース信号線18に印加された電流は、すべて画素行51aに書き込まれる。したがって、画素行51aに比較して、2倍の電流が画素にプログラムされてしまう。

この課題に対して、本発明は、第27図(b)に図示するように画面 50の下辺にダミー画素行281を形成(配置)している。したがって、選択画素行が画面50の下辺まで選択された場合は、画面50の最終画素行とダミー画素行281が選択される。そのため、第27図(b)の書き込み画素行には、規定どおりの電流が書き込まれる。なお、ダミー画素行281は表示領域50の上端あるいは下端に隣接して形成したように図示したが、これに限定するものではない。表示領域50から離れた位置に形成されていてもよい。また、ダミー画素行281は、第1図のスイッチングトランジスタ11d、EL素子15などは形成する必要はない。これらを形成しないことにより、ダミー画素行281のサイズを小さくすることができる。

第28図は第27図(b)の状態を示している。第28図で明らかなように、選択画素行が画面50の下辺の画素16c行まで選択された場合は、画面50の最終画素行281が選択される。ダミー画素行281は表示領域50外に配置する。つまり、ダミー画素行281は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極とトランジスタ11とのコンタクトホールをなくすとか、ダミー画素行にはEL膜を形成しないなどである。

20

25

第27図では、画面50の下辺にダミー画素(行)281を設ける(形成する、配置する)としたが、これに限定するものではない。たとえば、

10

15

20

25

第29図(a)に図示するように、画面の下辺から上辺に走査する(上下逆転走査)する場合は、第29図(b)に図示するように画面50の上辺にもダミー画素行281を形成すべきである。つまり、画面50の上辺および下辺のそれぞれにダミー画素行281を形成(配置)する。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。

以上の実施例は、2画素行を同時に選択する場合であった。しかし、本発明はこれに限定されるものではなく、たとえば、5画素行を同時選択する方式(第23図を参照のこと)でもよい。つまり、5画素行同時駆動の場合は、ダミー画素行281は4行分形成すればよい。本発明のダミー画素行構成あるいはダミー画素行駆動は、少なくとも1つ以上のダミー画素行を用いる方式である。もちろん、ダミー画素行駆動方法とN倍パルス駆動とを組み合わせて用いることが好ましい。

複数本の画素行を同時に選択する駆動方法では、同時に選択する画素 行数が増加するほど、トランジスタ11aの特性バラツキを吸収するこ とが困難になる。しかし、選択本数が低下すると、1画素にプログラム する電流が大きくなり、EL素子15に大きな電流を流すことになる。 EL素子15に流す電流が大きいとEL素子15が劣化しやすくなる。

第30図はこの課題を解決するものである。第30図に示した本発明の基本概念は、1/2H(水平走査期間の1/2)は、第22図、第29図で説明したように、複数の画素行を同時に選択する方法である。その後の1/2H(水平走査期間の1/2)は第5図、第13図などで説明したように、1画素行を選択する方法を組み合わせたものである。このように組み合わせた場合、トランジスタ11aの特性バラツキが吸収されるため、高速にかつ面内均一性を良好にすることができる。

第30図において、説明を容易にするため、第1の期間では5画素行を同時に選択し、第2の期間では1画素行を選択するとして説明をする。まず、第1の期間(前半の1/2H)では、第30図(a1)に図示す

WO 03/027998 PCT/JP02/09668

るように、5 画素行を同時に選択する。この動作は第22図を用いて説明したので省略する。一例としてソース信号線18に流す電流は所定値の25倍とする。したがって、各画素16のトランジスタ11a(第1図の画素構成の場合)には5倍の電流(25/5画素行=5)がプログラムされる。25倍の電流であるから、ソース信号線18などに発生する寄生容量は極めて短期間に充放電される。したがって、ソース信号線18の電位は、短時間で目標の電位となり、各画素16のコンデンサ19の端子電圧も5倍電流を流すようにプログラムされる。この25倍電流の印加時間は前半の1/2H(1水平走査期間の1/2)とする。

5

10 当然のことながら、書き込み画素行の5画素行は同一画像データが書き込まれるため、表示を行わないように5画素行のトランジスタ11dはオフ状態とされる。したがって、表示状態は第30図(a2)に示すとおりとなる。

次の後半の1/2 H期間は、1 画素行を選択し、電流(電圧)プログラムを行う。この状態を第30図(b1)に図示している。書き込み画素行51 a は先と同様に5倍の電流を流すように電流(電圧)プログラムされる。第30図(a1)と第30図(b1)とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ19の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。つまり、第30図(a1)で、複数の画素に電流を流し、高速に概略の電流が流れる値まで近づける。この第1の段階では、複数のトランジスタ11aでプログラムしているため、目標値に対してトランジスタのバラツキによる誤差が発生している。次の第2の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。

なお、非点灯領域52を画面の上から下方向に走査し、また、書き込み画素行51aも画面の上から下方向に走査することは第13図などの実施例と同様であるので説明を省略する。

WO 03/027998 PCT/JP02/09668

第31図は第30図の駆動方法を実現するための駆動波形である。第 31図でわかるように、1H(1水平走査期間)は2つのフェーズで構 成されている。この2つのフェーズはISEL信号で切り替える。IS EL信号は第31図に図示している。

5

10

15

25

まず、ISEL信号について説明をしておく。第30図を実施するド ライバ回路14は、第1電流出力回路と第2電流出力回路とを具備して いる。これらの第1および第2電流出力回路は、8ビットの階調データ をDA変換するDA回路およびオペアンプなどから構成される。第30 図の実施例では、第1電流出力回路は25倍の電流を出力するように構 成されている。一方、第2電流出力回路は5倍の電流を出力するように 構成されている。第1電流出力回路および第2電流出力回路の出力はⅠ SEL信号により電流出力部に形成(配置)されたスイッチ回路が制御 され、ソース信号線18に印加される。これらの第1および第2電流出 カ回路は各ソース信号線に配置されている。

ISEL信号は、Lレベルの時、25倍電流を出力する第1電流出力 回路が選択されてソース信号線18からの電流をソースドライバ14 が吸収する(より適切には、ソースドライバ14内に形成された第1電 流出力回路が吸収する)。25倍、5倍などの第1および第2電流出力 回路電流の大きさ調整は容易である。複数の抵抗とアナログスイッチで 20 容易に構成できるからである。

第30図に示すように書き込み画素行が1行目である時(第30図の 1 Hの欄を参照)、ゲート信号線17 aは(1)(2)(3)(4)(5) が選択されている(第1図の画素構成の場合)。つまり、画素行(1) (2) (3) (4) (5) のスイッチングトランジスタ11b、トラン ジスタ11cがオン状態である。また、ISELがLレベルであるから、 25倍電流を出力する第1電流出力回路が選択され、ソース信号線18 と接続されている。また、ゲート信号線17bには、オフ電圧(Vgh) が印加されている。したがって、画素行(1)(2)(3)(4)(5)

25

のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

理想的には、5 画素のトランジスタ11aが、それぞれ $Iw \times 2$ の電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5 倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ11aは特性(Vt、S値)が一致しているとして説明をする。

同時に選択する画素行が 5 画素行(K = 5)であるから、 5 つの駆動 10 用トランジスタ 1 1 a が動作する。つまり、 1 画素あたり、 2 5 / 5 = 5 倍の電流がトランジスタ 1 1 a に流れる。ソース信号線 1 8 には、 5 つのトランジスタ 1 1 a のプログラム電流を加えた電流が流れる。たとえば、書き込み画素行 5 1 a に、従来の駆動方法で画素に書き込む電流 I wとする時、ソース信号線 1 8 には、 I w × 2 5 の電流を流す。書き 込み画素行 (1) より以降に画像データを書き込む書き込み画素行 5 1 b ソース信号線 1 8 への電流量を増加させるため、補助的に用いる画素 行である。しかし、書き込み画素行 5 1 b は後に正規の画像データが書き込まれるので問題がない。

したがって、画素行51bは、1H期間の間は書き込み画素行51a 20 と同一表示である。そのため、書き込み画素行51aと電流を増加させ るために選択した画素行51bとを少なくとも非表示状態52とする のである。

次の1/2 H(水平走査期間の1/2)では、書き込み画素行 5 1 a のみを選択する。つまり、1 行目のみを選択する。第 3 1 図で明らかなように、ゲート信号線 1 7 a(1)のみが、オン電圧(V g 1)が印加され、ゲート信号線 1 7 a(2)(3)(4)(5)はオフ(V g 1)が印加されている。したがって、画素行(1)のトランジスタ 1 1 aは動作状態(ソース信号線 1 8 に電流を供給している状態)であるが、画

15

20

25

WO 03/027998 PCT/JP02/09668

70

素行(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオフ状態である。つまり、非選択状態である。また、ISELがHレベルであるから、5倍電流を出力する電流出力回路Bが選択され、この電流出力回路Bとソース信号線18とが接続されている。また、ゲート信号線17bの状態は先の1/2Hの状態と変化がなく、オフ電圧(Vgh)が印加されている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。よって、かかる画素行は非点灯状態52となる。

10 以上のことから、画素行(1)のトランジスタ11aが、それぞれIw×5の電流をソース信号線18に流す。そして、各画素行(1)のコンデンサ19には、5倍の電流がプログラムされる。

次の水平走査期間では1画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が(2)である。最初の1/2 Hの期間では、第31図に示すように書き込み画素行が2行目である場合、ゲート信号線17aは(2)(3)(4)(5)(6)が選択されている。つまり、画素行(2)(3)(4)(5)(6)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ISELがLレベルであるから、25倍電流を出力する第1電流出力回路が選択され、ソース信号線18と接続されている。また、ゲート信号線17bには、オフ電圧(Vgh)が印加されている。したがって、画素行(2)(3)(4)(5)(6)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。よって、かかる画素行は非点灯状態52となる。一方、画素行(1)のゲート信号線17b(1)はVg1電圧が印加されているから、トランジスタ11dはオン状態であり、画素行(1)のEL素子15は点灯する。

同時に選択する画素行が5画素行(K=5)であるから、5つの駆動用トランジスタ11aが動作する。つまり、1画素あたり、25/5=

25

PCT/JP02/09668

5 倍の電流がトランジスタ11 a に流れる。ソース信号線18 には、5 つのトランジスタ11 a のプログラム電流を加えた電流が流れる。

次の1/2H(水平走査期間の1/2)では、書き込み画素行51a のみを選択する。つまり、2行目のみを選択する。第31図で明らかな ように、ゲート信号線17a(2)のみが、オン電圧(Vgl)が印加 5 され、ゲート信号線 1 7 a (3) (4) (5) (6) はオフ (Vgh) が印加されている。したがって、画素行(1)(2)のトランジスタ1 1 a は動作状態(画素行(1)はEL素子15に電流を流し、画素行(2) はソース信号線18に電流を供給している状態)であるが、画素行(3) - (4)(5)(6)のスイッチングトランジスタ11b、トランジスタ 10 11 c がオフ状態である。つまり、非選択状態である。また、ISEL が H レベルであるから、5倍電流を出力する第2電流出力回路が選択さ れる。また、ゲート信号線 1 7 b の 状態 は 先 の 1 / 2 H の 状態 と 変 化 が なく、オフ電圧(Vgh)が印加されている。したがって、画素行(2) (3) (4) (5) (6) のスイッチングトランジスタ11dがオフ状 15 態であり、対応する画素行のEL素子15には電流が流れていない。よ って、かかる画素行は非点灯状態52となる。

以上のことから、画素行(2)のトランジスタ11aが、それぞれIW×5の電流をソース信号線18に流す。そして、各画素行(2)のコンデンサ19には、5倍の電流がプログラムされる。以上の動作を順次、実施することにより1画面を表示することができる。

第30図で説明した駆動方法は、第1の期間でG画素行(Gは2以上)を選択し、各画素行にはN倍の電流を流すようにプログラムする。第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、画素にはN倍の電流を流すようにプログラムする方式である。

しかし、他の方策もある。第1の期間でG画素行(Gは2以上)を選択し、各画素行の総和電流がN倍の電流となるようにプログラムする。

WO 03/027998 PCT/JP02/09668

第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、選択された画素行の総和の電流(ただし、選択画素行が1の時は、1画素行の電流)がN倍となるようにプログラムする方式である。たとえば、第30図(a1)において、5画素行を同時に選択し、

各画素のトランジスタ11 aには2倍の電流を流す。これにより、ソース信号線18には $5\times2$ 倍=10倍の電流が流れる。次の第2の期間では第30図(b1)において、1画素行を選択する。この1画素のトランジスタ11 aには10倍の電流を流す。

5

なお、第31図において、複数の画素行を同時に選択する期間を1/102Hとし、1画素行を選択する期間を1/2Hとしたがこれに限定するものではない。複数の画素行を同時に選択する期間を1/4Hとし、1画素行を選択する期間を3/4Hとしてもよい。また、複数の画素行を同時に選択する期間と、1画素行を選択する期間とを加えた期間は1Hとしたがこれに限定するものではない。たとえば、2H期間でも、1.5H期間であっても良い。

また、第30図において、5画素行を同時に選択する期間を1/2H とし、次の第2の期間では2画素行を同時に選択するとしてもよい。この場合でも実用上、支障のない画像表示を実現できる。

25 以上の本発明のN倍パルス駆動方法では、各画素行で、ゲート信号線 17bの波形を同一にし、1Hの間隔でシフトさせて印加していく。こ のように走査することにより、EL素子15が点灯している時間を1F /Nに規定しながら、順次、点灯する画素行をシフトさせることができ

る。このように、各画素行で、ゲート信号線17bの波形を同一にし、シフトさせていることを実現することは容易である。第6図のシフトレジスタ回路61a、61bに印加するデータであるST1、ST2を制御すればよいからである。たとえば、入力ST2がLレベルの時、ゲート信号線17bにVg1が出力され、入力ST2がHレベルの時、ゲート信号線17bにVghが出力されるとすれば、シフトレジスタ17bに印加するST2を1F/Nの期間だけLレベルで入力し、他の期間はHレベルにする。この入力されたST2を1Hに同期したクロックCLK2でシフトしていくだけである。

10 なお、E L 素子 1 5 をオンオフする周期は 0 . 5 m s e c 以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を 1 0 0 m s e c 以上にすると、点滅状態に見える。したがって、E L 素子のオンオフ周期は 0 . 5 μ s e c 以上 1 0 0 m s e c 以下にすべきである。さらに好ましくは、オンオフ周期を 2 m s e c 以上 3 0 m s e c 以下にすべきである。さらに好ましくは、オンオフ周期を 3 m s e c 以上 2 0 m s e c 以下にすべきである。

先にも記載したが、黒画面152の分割数は、1つにすると良好な動20 画表示を実現できるが、画面のちらつきが見えやすくなる。したがって、 黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに 多くすると動画ボケが発生する。分割数は1以上8以下とすべきである。 さらに好ましくは1以上5以下とすることが好ましい。

なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、N=4では、75%が黒画面であり、25%が画像表示である。このとき、75%の黒表示部を75%の黒帯状態で画面の上下方向に走査するのが分割数1である。25%の黒画面を25/2%の表示画面の3ブロックで走査するのが分割数3である。静止画

WO 03/027998 PCT/JP02/09668

は分割数を多くする。動画は分割数を少なくする。切り替えは入力画像に応じて自動的(動画検出など)に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替え可能なように構成すればよい。

5 たとえば、携帯型電話機などにおいて、壁紙表示、入力画面では、分割数を10以上とする(極端には1Hごとにオンオフしてもよい)。NTSCの動画を表示するときは、分割数を1以上5以下とする。なお、分割数は3以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、2、4、8などである。

10 また、全表示画面に対する黒画面の割合は、全画面の面積を1とした場合に0.2以上0.9以下(Nで表示すれば1.2以上9以下)とすることが好ましい。また、特に0.25以上0.6以下(Nで表示すれば1.25以上6以下)とすることが好ましい。0.20以下であると動画表示での改善効果が低い。0.9以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。

また、1 秒あたりのフレーム数は、1 0以上1 0 0以下(1 0 H z 以上1 0 0 H z 以下)が好ましい。さらには1 2以上1 5 以下(1 2 H z 以上1 5 H z 以下)が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ドライバ回路1 4 などからの書き込みが困難となり解像度が劣化する。

20

25

いずれにせよ、本発明では、ゲート信号線17の制御により画像の明るさを変化させることができる。ただし、画像の明るさはソース信号線18に印加する電流(電圧)を変化させて行ってもよいことは言うまでもない。また、先に説明した(第33図、第35図などを用いて)ゲート信号線17の制御と、ソース信号線18に印加する電流(電圧)を変化させることを組み合わせて行ってもよいことは言うまでもない。

なお、以上の事項は、第38図などの電流プログラムの画素構成、第

10

20

25

43図、第51図、第54図などの電圧プログラムの画素構成でも適用できることは言うまでもない。第38図では、トランジスタ11dを、第43図ではトランジスタ11dを、第51図ではトランジスタ11eをオンオフ制御すればよい。このように、EL素子15に電流を流す配線をオンオフすることにより、本発明のN倍パルス駆動を容易に実現できる。

また、ゲート信号線17bの1F/Nの期間だけ、Vg1にする時刻は1F(1Fに限定するものではない。単位期間でよい。)の期間のうち、どの時刻でもよい。単位時間のうち、所定の期間だけEL素子15をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間(1H)後、すぐにゲート信号線17bをVg1にしてEL素子15を発光させる方がよい。第1図のコンデンサ19の保持率特性の影響を受けにくくなるからである。

また、この画像の分割数も可変できるように構成することが好ましい。 15 たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは 明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変 更する。表示する画像の内容、データにより手動で、あるいは自動的に 変化させるように構成してもよい。

このようにKの値(画像表示部53の分割数)を変化させることも容易に実現できる。第6図においてSTに印加するデータのタイミング (1FのいつにLレベルにするか)を調整あるいは可変できるように構成しておけばよいからである。

なお、第16図などでは、ゲート信号線17bをVg1にする期間(1F/N)を複数に分割(分割数 K)し、Vglにする期間は1F/(K/N)の期間をK回実施するとしたがこれに限定されるものではない。 1 F/ (K/N) の期間をL ( $L \neq K$ ) 回実施してもよい。つまり、本発明は、E L 素子15に流す期間(時間)を制御することにより画像50を表示するものである。したがって、1 F/ (K/N) の期間をL (L

 $\neq$  K)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、画像 50の輝度をデジタル的に変更することができる。たとえば、L=2とL=3とでは 50%の輝度(コントラスト)変化となる。これらの制御も、本発明の他の実施例にも適用できることは言うまでもない(もちろん、以降に説明する本発明にも適用できる)。これらも本発明のN倍パルス駆動である。

以上の実施例は、E L 素子 1 5 と駆動用トランジスタ 1 1 a との間にスイッチング素子としてのトランジスタ 1 1 d を配置(形成)し、このトランジスタ 1 1 d を制御することにより、画面 5 0 をオンオフ表示するものであった。この駆動方法により、電流プログラム方式の黒表示状態での電流書き込み不足をなくし、良好な解像度あるいは黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現することが大きな利点である。次に説明する駆動方法は、駆動用トランジスタ 1 1 a をリセットし、良好な黒表示を実現するものである。以下、第 3 2 図を用いて、その実施例について説明をする。

10

15

20

25

第32図は基本的には第1図に示した画素構成と同様である。第32図の画素構成では、プログラムされたIw電流がEL素子15に流れ、EL素子15が発光する。つまり、駆動用トランジスタ11aはプログラムされることにより、電流を流す能力を保持している。この電流を流す能力を利用してトランジスタ11aをリセット(オフ状態)にする方式が第32図に示す駆動方式である。以降、この駆動方式をリセット駆動と呼ぶ。

第1図の画素構成でリセット駆動を実現するためには、トランジスタ 11 bとトランジスタ11 c を独立してオンオフ制御できるように構 成する必要がある。つまり、第32図で図示するようにトランジスタ1 1 bをオンオフ制御するゲート信号線17a(ゲート信号線WR)、ト ランジスタ11cをオンオフ制御するゲート信号線17c(ゲート信号 線EL)を独立して制御できるようにする。ゲート信号線17aおよび

15

20

25

ゲート信号線17cの制御は第6図に図示するように独立した2つの シフトレジスタ61で行えばよい。

77

ゲート信号線WRとゲート信号線ELの駆動電圧は変化させるとよ い。ゲート信号線WRの振幅値(オン電圧とオフ電圧との差)は、ゲー ト信号線ELの振幅値よりも小さくする。基本的にゲート信号線の振幅 値が大きいと、ゲート信号線と画素との突き抜け電圧が大きくなり、黒 浮きが発生する。ゲート信号線WRの振幅は、ソース信号線18の電位 が画素16に印加されない(印加する(選択時))を制御すればよいの である。ソース信号線18の電位変動は小さいから、ゲート信号線WR の振幅値は小さくすることができる。一方、ゲート信号線ELはELの 10 オンオフ制御を実施する必要がある。したがって、振幅値は大きくなる。 これに対応するため、シフトレジスタ61aと61bとの出力電圧を変 化させる。画素がPチャンネルトランジスタで形成されている場合は、 シフトレジスタ 6 1 a および 6 1 b o v g h (オフ電圧)を略同一にし、シフトレジスタ61aのVgl(オン電圧)をシフトレジスタ61bの Vg1(オン電圧)よりも低くする。

以下、第33図を参照しながら、リセット駆動方式について説明をす る。第33図はリセット駆動の原理説明図である。まず、第33図(a) に図示するように、トランジスタ11c、トランジスタ11dをオフ状 態にし、トランジスタ11bをオン状態にする。すると、駆動用トラン ジスタ11aのドレイン(D)端子とゲート(G)端子はショート状態 となり、Ib電流が流れる。一般的に、トランジスタ11aは1つ前の フィールド(フレーム)で電流プログラムされ、電流を流す能力がある。 この状態でトランジスタ11 d がオフ状態となり、トランジスタ11 b がオン状態となれば、駆動電流Ibがトランジスタ11aのゲート (G)端子に流れる。そのため、トランジスタ11aのゲート(G)端 子とドレイン(D)端子とが同一電位となり、トランジスタ11aはリ セット(電流を流さない状態)になる。

WO 03/027998 PCT/JP02/09668

このトランジスタ11 aのリセット状態(電流を流さない状態)は、第51図などを参照して説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、第33図(a)の状態では、コンデンサ19の端子間には、オフセット電圧が保持されていることになる。このオフセット電圧はトランジスタ11 aの特性に応じて異なる電圧値である。したがって、第33図(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11 aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい)が保持される)ことになるのである。

5

25

なお、第33図(a)の動作の前に、トランジスタ11b、トランジ 10 スタ11cをオフ状態にし、トランジスタ11dをオン状態にし、駆動 用トランジスタ11aに電流を流すという動作を実施することが好ま しい。この動作は、極力短時間にすることが好ましい。EL素子15に 電流が流れてEL素子15が点灯し、表示コントラストを低下させる恐 れがあるからである。この動作時間は、1H(1水平走査期間)の0. 15 1%以上10%以下とすることが好ましい。さらに好ましくは0.2% 以上2%以下となるようにすることが好ましい。もしくは $0.2 \mu s e$ c以上5μsec以下となるようにすることが好ましい。また、全画面 の画素16に一括して前述の動作(第33図(a)の前に行う動作)を 実施してもよい。以上の動作を実施することにより、駆動用トランジス 20 タ11aのドレイン(D)端子電圧が低下し、第33図(a)の状態で スムーズな電流Ibを流すことができるようになる。なお、以上の事項 は、本発明の他のリセット駆動方式にも適用される。

第33図(a)に示す状態の実施時間を長くするほど、電流 I bが流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、第33図(a)に示す状態の実施時間は固定値にする必要がある。発明者等による実験および検討によれば、第33図(a)に示す状態の実施時間は、1H以上5H以下にすることが好ましい。なお、この期間は、

5

20

25

PCT/JP02/09668

R、G、Bの画素で異ならせることが好ましい。各色の画素でEL材料が異なり、このEL材料の立ち上がり電圧などに差異があるためである。RGBの各画素で、EL材料に適応して、もっとも最適な期間を設定する。なお、実施例において、この期間は1H以上5H以下にするとしたが、黒挿入(黒画面を書き込む)を主とする駆動方式では、5H以上であってもよいことは言うまでもない。なお、この期間が長いほど、画素の黒表示状態は良好となる。

第33図(a)に示す状態を実施後、1 H以上5 H以下の期間において、第33図(b)に示す状態にする。第33図(b)はトランジスタ10 11c、トランジスタ11bをオンさせ、トランジスタ11dをオフさせた状態である。第33図(b)に示す状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライバ14からプログラム電流 I wを出力(あるいは吸収)し、このプログラム電流 I wが流 I wを駆動用トランジスタ11aに流す。このプログラム電流 I wが流れるように、駆動用トランジスタ11aのゲート(G)端子の電位を設定するのである(設定電位はコンデンサ19に保持される)。

もし、プログラム電流 I wが 0 (A) であれば、トランジスタ11a は第33図(a)に示す電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、第33図(b)に示す状態で白表示の電流プログラムを行う場合であって、各画素の駆動用トランジスタの特性バラツキが発生しているときでも、黒表示状態のオフセット電圧から電流プログラムを完全に行うことができる。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

第33図(b)に示す状態の電流プログラミング後、第33図(c) に図示するように、トランジスタ11bとトランジスタ11cとをオフ し、トランジスタ11dをオンさせて、駆動用トランジスタ11aから

のプログラム電流 I w (= I e) をEL素子15に流し、EL素子15 を発光させる。第33図(c) に関しても、第1図などで以前に説明を したので詳細は省略する。

つまり、第33図で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aとEL素子15間とを切断(電流が流れない状態)し、かつ、駆動用トランジスタのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)との間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。なお、リセット駆動を実施するためには、第32図の構成のように、トランジスタ11 bとトランジスタ11cとを独立に制御できるように、構成しておかねばならない。

15 画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態)になり、1 H後に電流プログラムが行われる(この時も黒表示状態である。トランジスタ11 dがオフだからである。)。次に、EL素子15に電流が供給され、画素行は所定輝度(プログラムされた電流)で発光
20 する。つまり、画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。なお、リセット後、1 H後に電流プログラムを行うとしたがこの期間は、5 H程度以内としてもよい。第33図(a)に示すリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を5 Hとすれば、5 画素行が黒表示(電流プログラムの画素行も含めると6 画素行)となるはずである。

また、リセット状態は1画素行ずつ行うことに限定するものではなく、 複数画素行ずつ同時にリセット状態にしてもよい。また、複数画素行ず

10

25

つ同時にリセット状態にし、かつオーバーラップしながら走査してもよい。たとえば、4 画素行を同時にリセットするのであれば、第1の水平走査期間(1 単位)に、画素行(1)(2)(3)(4)をリセット状態にし、次の第2の水平走査期間に、画素行(3)(4)(5)(6)をリセット状態にし、さらに次の第3の水平走査期間に、画素行(5)(6)(7)(8)をリセット状態にする。また、次の第4の水平走査期間に、画素行(7)(8)(9)(10)をリセット状態にするという駆動状態が例示される。なお、当然、第33図(b)、第33図(c)に示す駆動状態も第33図(a)に示す駆動状態と同期して実施される。また、1 画面の画素すべてを同時にあるいは走査状態でリセット状態にしてから、第33図(b)、(c)に示す駆動を実施してもよいことは言うまでもない。また、インターレース駆動状態(1 画素行あるいは複数画素行の飛び越し走査)で、リセット状態(1 画素行あるいは複数画素行飛び越し)にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の説明

画素行飛び越し)にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の説明は、画素行を操作する方式である(つまり、画面の上下方向の制御する)。しかし、リセット駆動の概念は、制御方向が画素行に限定されるものではない。たとえば、画素列方向にリセット駆動を実施してもよいことは言うまでのない。

20 なお、第33図に示すリセット駆動は、本発明のN倍パルス駆動など

なお、第33図に示すリセット駆動は、本発明のN倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。特に第22図に示す構成は、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この駆動方法は、ゲート信号線17bを制御し、トランジスタ11dをオンオフ動作させることにより容易に実現できる。このことは以前に説明をした。)を容易に実現できるので、フリッカの発生もなく、良好な画像表示を実現できる。これは、第22図に示した構成あるいはその変形構成のすぐれた特徴である。また、他の駆動方法、たとえば、以降の説

5

10

25

PCT/JP02/09668

明する逆バイアス駆動方式、プリチャージ駆動方式、突き抜け電圧駆動 方式などと組み合わせることによりさらに優れた画像表示を実現でき ることは言うまでもない。以上のように、本発明と同様にリセット駆動 も本明細書の他の実施例と組み合わせて実施することができることは 言うまでもない。

第34図はリセット駆動を実現する表示装置の構成図である。ゲートドライバ12aは、第32図におけるゲート信号線17aおよびゲート信号線17bを制御する。ゲート信号線17aにオンオフ電圧を印加することによりトランジスタ11bがオンオフ制御される。また、ゲート信号線17bにオンオフ電圧を印加することによりトランジスタ11dがオンオフ制御される。ゲートドライバ12bは、第32図におけるゲート信号線17cを制御する。ゲート信号線17cにオンオフ電圧を印加することによりトランジスタ11cがオンオフ制御される。

したがって、ゲート信号線17aはゲートドライバ12aで操作し、 ゲート信号線17cはゲートドライバ12bで操作する。そのため、トランジスタ11bをオンさせて駆動用トランジスタ11aをリセットするタイミングと、トランジスタ11cをオンさせて駆動用トランジスタ11aに電流プログラムを行うタイミングとを自由に設定できる。なお、第34図において341aは出力段回路を示している。他の構成な20 どは、以前に説明したものと同一または類似するため説明を省略する。

第35図はリセット駆動のタイミングチャートである。ゲート信号線 17aにオン電圧を印加し、トランジスタ11bをオンさせ、駆動用ト ランジスタ11aをリセットしている時には、ゲート信号線17bには オフ電圧を印加し、トランジスタ11dをオフ状態にしている。したが って、第32図(a)の状態となっている。この期間に電流Ibが流れ る。

第35図に示すタイミングチャートでは、リセット時間は2H(ゲート信号線17aにオン電圧が印加され、トランジスタ11bがオンす

5

15

20

なる。

る)としているが、これに限定するものではない。2 H以上でもよい。 また、リセットが極めて高速に行える場合は、リセット時間は1H未満 であってもよい。また、リセット期間を何H期間にするかはゲートドラ イバ12に入力するDATA(ST)パルス期間で容易に変更できる。 たとえば、ST端子に入力するDATAを2H期間の間Hレベルとすれ ば、各ゲート信号線17aから出力されるリセット期間は2H期間とな る。同様に、ST端子に入力するDATAを5H期間の間Hレベルとす

れば、各ゲート信号線17aから出力されるリセット期間は5H期間と

83

PCT/JP02/09668

1 H期間のリセット後、画素行(1)のゲート信号線17 c(1)に、 10 オン電圧が印加される。トランジスタ11cがオンすることにより、ソ ース信号線18に印加されたプログラム電流Iwがトランジスタ11 cを介して駆動用トランジスタ11aに書き込まれる。

電流プログラム後、画素行 ( 1 ) のゲート信号線 1 7 c にオフ電圧が 印加され、トランジスタ11 c がオフし、画素がソース信号線18と切 り離される。同時に、ゲート信号線17aにもオフ電圧が印加され、駆 動用トランジスタ11aのリセット状態が解消される(なお、この期間 は、リセット状態と表現するよりも、電流プログラム状態と表現する方 が適切である)。また、ゲート信号線17bにはオン電圧が印加され、 トランジスタ11dがオンして、駆動用トランジスタ11aにプログラ ムされた電流がEL素子15に流れる。なお、画素行(2)以降につい ても、画素行(1)と同様であり、また、第35図からその動作は明ら かであるから説明を省略する。

第35図において、リセット期間は1H期間であった。第36図はリ セット期間を5Hとした実施例である。リセット期間を何H期間にする 25 かはゲートドライバ12に入力するDATA(ST)パルス期間で容易 に変更できる。第36図ではゲートドライバ12aのST1端子に入力 するDATAを5H期間の間Hレベルとし、各ゲート信号線17aから

10

15

20

25

出力されるリセット期間を 5 H期間とした実施例である。リセット期間は、長いほど、リセットが完全に行われ、良好な黒表示を実現できる。しかし、リセット期間の割合分だけ表示輝度が低下することになる。

第36図はリセット期間を5Hとした実施例であった。また、このリセット状態は連続状態であった。しかし、リセット状態は連続して行うことに限定されるものではない。たとえば、各ゲート信号線17aから出力される信号を1Hごとにオンオフ動作させてもよい。このようにオンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブル回路(図示せず)を操作することにより容易に実現できる。また、ゲートドライバ12に入力するDATA(ST)パルスを制御することで容易に実現できる。

第34図に示す回路構成では、ゲートドライバ12aは少なくとも2つのシフトレジスタ回路(1つはゲート信号線17aの制御用、他の1つはゲート信号線17bの制御用)が必要であった。そのため、ゲートドライバ12aの回路規模が大きくなるという課題があった。第37図はゲートドライバ12aのシフトレジスタを1つにした実施例である。第37図に示す回路を動作させた出力信号のタイミングチャートは第35図に示すようになる。なお、第35図と第37図とはゲートドライバ12a、12bから出力されているゲート信号線17の記号が異なっているので注意が必要である。

第37図に示す構成にはOR回路371が付加されていることから明らかであるが、各ゲート信号線17aの出力は、シフトレジスタ回路61aの前段出力とのORをとって出力される。つまり、2H期間、ゲート信号線17aからはオン電圧が出力される。一方、ゲート信号線17cはシフトレジスタ回路61aの出力がそのまま出力される。したがって、1H期間の間、オン電圧が印加される。

たとえば、シフトレジスタ回路 6 1 a の 2 番目にH レベル信号が出力 されているとき、画素 1 6 (1) のゲート信号線 1 7 c にオン電圧が出

10

15

20

25

カされ、画素 1 6 (1) が電流(電圧) プログラムの状態となる。同時に、画素 1 6 (2) のゲート信号線 1 7 a にもオン電圧が出力され、画素 1 6 (2) のトランジスタ 1 1 b がオン状態となり、画素 1 6 (2) の駆動用トランジスタ 1 1 a がリセットされる。

同様に、シフトレジスタ回路61aの3番目にHレベル信号が出力されているとき、画素16(2)のゲート信号線17cにオン電圧が出力され、画素16(2)が電流(電圧)プログラムの状態となる。同時に、画素16(3)のゲート信号線17aにもオン電圧が出力され、画素16(3)トランジスタ11bがオン状態となり、画素16(3)駆動用トランジスタ11aがリセットされる。つまり、2H期間、ゲート信号線17aからはオン電圧が出力され、ゲート信号線17cに1H期間、オン電圧が出力される。

プログラム状態のときは、トランジスタ11bとトランジスタ11cとが同時にオン状態となる(第33図(b))ため、非プログラム状態(第33図(c))に移行する際、トランジスタ11cがトランジスタ11bよりも先にオフ状態となると、第33図(b)のリセット状態となってしまう。これを防止するためには、トランジスタ11cをトランジスタ11bよりもあとからオフ状態にする必要がある。そのためには、ゲート信号線17aがゲート信号線17cよりも先にオン電圧が印加されるように制御する必要がある。

以上の実施例は、第32図(基本的には第1図)に示す画素構成に関する実施例であった。しかし、本発明はこれに限定されるものではない。たとえば、第38図に示すようなカレントミラーの画素構成であっても実施することができる。なお、第38図ではトランジスタ11eをオンオフ制御することにより、第13図、第15図などで図示するN倍パルス駆動を実現できる。第39図は第38図のカレントミラーの画素構成での実施例の説明図である。以下、第39図を参照しながら、カレントミラーの画素構成におけるリセット駆動方式について説明をする。

25

第39図(a)に図示するように、トランジスタ11c、トランジス タ 1 1 e を オフ 状態にし、トランジスタ 1 1 d を オン 状態にする。する と、電流プログラム用トランジスタ11bのドレイン(D)端子とゲー ト(G)端子とはショート状態となり、図に示すように電流Ibが流れ る。一般的に、トランジスタ11bは1つ前のフィールド(フレーム) で電流プログラムされ、電流を流す能力がある(ゲート電位はコンデン サ19に1F期間保持され、画像表示をおこなっているから当然である。 ただし、完全な黒表示を行っている場合、電流は流れない)。この状態 でトランジスタ11eをオフ状態とし、トランジスタ11dをオン状態 にすれば、駆動電流Ibがトランジスタ11aのゲート(G)端子の方 10 向に流れる(ゲート(G)端子とドレイン(D)端子がショートされる)。 そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端 子とが同一電位となり、トランジスタ11aはリセット(電流を流さな い状態)になる。また、駆動用トランジスタ11bのゲート(G)端子 は電流プログラム用トランジスタ11aのゲート(G)端子と共通であ 15 るから、駆動用トランジスタ11bもリセット状態となる。

このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、第51図などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、第39図(a)の状態では、コンデンサ19の端子間には、オフセット電圧(電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ11に電流が流れる)が保持されていることになる。このオフセット電圧はトランジスタ11a、トランジスタ11bの特性に応じて異なる電圧値となる。したがって、第39図(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11a、トランジスタ11bが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされる)。

5

25

なお、第39図(a)においても第33図(a)と同様に、リセットの実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、第39図(a)の実施時間は固定値にする必要がある。発明者等の実験および検討によれば、第39図(a)の実施時間は、1H以上10H(10水平走査期間)以下とすることが好ましい。さらには1H以上5H以下にすることが好ましい。あるいは、20 $\mu$ sec以上2msec以下とすることが好ましい。このことは第33図に示す駆動方式でも同様である。

第33図(a) も同様であるが、第39図(a) に示すリセット状態 と、第39図(b)に示す電流プログラム状態とを同期をとって行う場 10 合は、第39図(a)に示すリセット状態から、第39図(b)に示す 電流プログラム状態までの期間が固定値(一定値)となるから問題はな い(固定値にされている)。つまり、第33図(a)あるいは第39図 (a) に示すリセット状態から、第33図(b) あるいは第39図(b) に示す電流プログラム状態までの期間が、1H以上10H(10水平走 15 査期間)以下となることが好ましい。さらには1H以上5H以下にする ことが好ましいのである。あるいは、 $20\mu$ sec以上2msec以下 とすることが好ましいのである。この期間が短いと駆動用トランジスタ 1 1 が完全にリセットされない。また、あまりにも長いと駆動用トラン ジスタ11が完全にオフ状態となり、今度は電流をプログラムするのに 20 長時間を要するようになる。また、画面50の輝度も低下する。

第39図(a)を実施後、第39図(b)に示す状態にする。第39図(b)はトランジスタ11c、トランジスタ11dをオンさせ、トランジスタ11eをオフさせた状態を示している。第39図(b)の状態は、電流プログラムを行っている状態である。つまり、ソースドライバ14からプログラム電流Iwを出力(あるいは吸収)し、このプログラム電流Iwを電流プログラム用トランジスタ11aに流す。このプログラム電流Iwが流れるように、駆動用トランジスタ11bのゲート

10

15

20

25

PCT/JP02/09668

(G) 端子の電位をコンデンサ19に設定するのである。

もし、プログラム電流 I wが 0 (A) (黒表示)であれば、トランジスタ11 b は第 3 3 図 (a) の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、第 3 9 図 (b) で白表示の電流プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、黒表示状態のオフセット電圧 (各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電流プログラムを完全に行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11 a あるいはトランジスタ11 b の特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

第39図(b)の電流プログラミング後、第39図(c)に図示するように、トランジスタ11cとトランジスタ11dとをオフし、トランジスタ11eをオンさせて、駆動用トランジスタ11bからのプログラム電流 Iw(=Ie)をEL素子15に流し、EL素子15を発光させる。第39図(c)に関しても、以前に説明をしたので詳細は省略する。

第33図、第39図で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15との間を切断(電流が流れない状態。トランジスタ11eあるいはトランジスタ11dで行う)し、かつ、駆動用トランジスタのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)との間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。なお、第1の動作における駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15との間を切断するという動作は、必ずしも必須の条件ではない。もし、第1の動作における駆動用トランジ

PCT/JP02/09668

89

スタ11 a あるいはトランジスタ11 b と E L 素子15 との間を切断せずに、駆動用トランジスタのドレイン (D)端子とゲート (G)端子との間をショートする第1の動作を行っても多少のリセット状態のバラツキが発生する程度で済む場合があるからである。これは、作製したアレイのトランジスタ特性を検討して決定する。

第39図に示すカレントミラーの画素構成は、電流プログラムトランジスタ11aをリセットすることにより、結果として駆動用トランジスタ11bをリセットする駆動方法であった。

第39図に示すカレントミラーの画素構成において、リセット状態では、必ずしも駆動用トランジスタ11bとEL素子15との間を切断する必要はない。したがって、電流プログラム用トランジスタaのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば電流プログラム用トランジスタのゲート(G)端子を含む2端子、あるいは駆動用トランジスタのゲート(G)端子を含む2端子、あるいは駆動用トランジスタのゲート(G)端子を含む2端子)との間をショートする第1の動作と、前記動作の後、電流プログラム用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。

画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、ま 20 ず、電流プログラムを行われる画素行は、リセット状態(黒表示状態) になり、所定H後に電流プログラムが行われる。画面の上から下方向に、 黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換 わっていくように見えるはずである。

以上の実施例は、電流プログラムの画素構成を中心として説明をした 25 が、本発明のリセット駆動は電圧プログラムの画素構成にも適用するこ とができる。第43図は電圧プログラムの画素構成におけるリセット駆 動を実施するための本発明の画素構成(パネル構成)の説明図である。

第43図の画素構成では、駆動用トランジスタ11aをリセット動作

10

15

20

25

PCT/JP02/09668

させるためのトランジスタ11eが形成されている。ゲート信号線17eにオン電圧が印加されることにより、トランジスタ11eがオンし、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子との間をショートさせる。また、EL素子15と駆動用トランジスタ11aとの電流経路を切断するトランジスタ11dが形成されている。以下、第44図を参照しながら、電圧プログラムの画素構成における本発明のリセット駆動方式について説明をする。

第44図(a)に図示するように、トランジスタ11bとトランジスタ11dとをオフ状態にし、トランジスタ11eをオン状態にする。駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子とはショート状態となり、図に示すように電流Ibが流れる。そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、駆動用トランジスタ11aはリセット(電流を流さない状態)になる。なお、トランジスタ11aをリセットする前に、第33図あるいは第39図で説明したように、HD同期信号に同期して、最初にトランジスタ11dをオンさせ、トランジスタ11eをオフさせて、トランジスタ11aに電流を流しておく。その後、第44図(a)に示す動作を実施する。

このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、第41図などで説明した電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、第44図(a)の状態では、コンデンサ19の端子間には、オフセット電圧(リセット電圧)が保持されていることになる。このリセット電圧は駆動用トランジスタ11aの特性に応じて異なる電圧値となる。つまり、第44図(a)の動作を実施することにより、各画素のコンデンサ19には駆動用トランジスタ11aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされる)。

10

15

20

PCT/JP02/09668

なお、電圧プログラムの画素構成においても、電流プログラムの画素構成と同様に、第44図(a)のリセットの実施時間を長くするほど、 I b 電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。 したがって、第44図(a)の実施時間は固定値にする必要がある。 実施時間は、0.2 H以上5H(5水平走査期間)以下とすることが好ましい。さらには0.5 H以上4 H以下にすることが好ましい。あるいは、  $2\mu$  s e c 以上400 $\mu$  s e c 以下とすることが好ましい。

また、ゲート信号線17eは前段の画素行のゲート信号線17aと共通にしておくことが好ましい。つまり、ゲート信号線17eと前段の画素行のゲート信号線17aとをショート状態で形成する。この構成を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着目画素行より少なくとも1H前以上に選択される画素行のゲート信号線波形を用いるものである。したがって、1画素行前に限定されるものではない。たとえば、2画素行前のゲート信号線の信号波形を用いて着目画素行の駆動用トランジスタ11aのリセットを実施してもよい。

前段ゲート制御方式をさらに具体的に記載すれば以下のようになる。着目する画素行を(N)画素行とし、そのゲート信号線をゲート信号線  $1 \ 7 \ e$ (N)、ゲート信号線  $1 \ 7 \ a$ (N)とする。 $1 \ H$  前に選択される前段の画素行を(N-1)画素行とし、そのゲート信号線をゲート信号線  $1 \ 7 \ e$ (N-1)、ゲート信号線  $1 \ 7 \ a$ (N-1)とする。また、着目画素行の次の $1 \ H$  後に選択される画素行を(N+1)画素行とし、そのゲート信号線をゲート信号線  $1 \ 7 \ e$ (N+1)、ゲート信号線  $1 \ 7 \ a$ (N+1)とする。

第 (N-1) H期間では、第 (N-1) 画素行のゲート信号線 1 7 a 25 (N-1) にオン電圧が印加されると、第 (N) 画素行のゲート信号線 1 7 e (N) にもオン電圧が印加される。ゲート信号線 1 7 e (N) と 前段の画素行のゲート信号線 1 7 a (N-1) とがショート状態で形成 されているからである。したがって、第 (N-1) 画素行の画素のトラ

5

20

25

PCT/JP02/09668

ンジスタ11b (N-1) がオンし、ソース信号線18の電圧が駆動用トランジスタ11a (N-1) のゲート (G) 端子に書き込まれる。同時に、第 (N) 画素行の画素のトランジスタ11e (N) がオンし、駆動用トランジスタ11a (N) のゲート (G) 端子とドレイン (D) 端子との間がショートされ、駆動用トランジスタ11a (N) がリセットされる。

第(N-1)H期間の次の第(N)期間では、第(N)画素行のゲート信号線17a(N)にオン電圧が印加されると、第(N+1)画素行のゲート信号線17e(N+1)にもオン電圧が印加される。したがって、第(N)画素行の画素のトランジスタ11b(N)がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a(N)のゲート(G)端子に書き込まれる。同時に、第(N+1)画素行の画素のトランジスタ11e(N+1)がオンし、駆動用トランジスタ11a(N+1)がオンし、駆動用トランジスタ11

以下同様に、第(N)H期間の次の第(N+1)H期間において、第(N+1)画素行のゲート信号線17a(N+1)にオン電圧が印加されると、第(N+2)画素行のゲート信号線17e(N+2)にもオン電圧が印加される。したがって、第(N+1)画素行の画素のトランジスタ11b(N+1)がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a(N+1)のゲート(G)端子に書き込まれる。同時に、第(N+2)画素行の画素のトランジスタ11e(N+2)がオンし、駆動用トランジスタ11a(N+2)のゲート(G)端子とドレイン(D)端子との間がショートされ、駆動用トランジスタ11a(N+2)がリセットされる。

以上の本発明の前段ゲート制御方式では、1 H 期間、駆動用トランジスタ11 a はリセットされ、その後、電圧(電流)プログラムが実施される。

第33図(a)も同様であるが、第44図(a)のリセット状態と、第44図(b)の電圧プログラム状態とを同期をとって行う場合は、第44図(a)のリセット状態から、第44図(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。この期間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11aが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面12の輝度も低下する。

第44図(a)に示す状態を実施後、第44図(b)に示す状態にす る。第44図(b)はトランジスタ11bをオンさせ、トランジスタ1 10 1 e とトランジスタ11 d とをオフさせた状態である。第44図(b) に示す状態は、電圧プログラムを行っている状態である。つまり、ソー スドライバ14からプログラム電圧を出力し、このプログラム電圧を駆 動用トランジスタ11aのゲート(G)端子に書き込む(駆動用トラン ジスタ11aのゲート(G)端子の電位をコンデンサ19に設定する)。 15 なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ 11dを必ずしもオフさせる必要はない。また、第13図、第15図な どのN倍パルス駆動などと組み合わせること、あるいは以上のような、 間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法であ る。この駆動方法は、トランジスタ11eをオンオフ動作させることに 20 より容易に実現できる)を実施する必要がなければ、トランジスタ11 eは不要である。このことは以前に説明をしたので、説明を省略する。 第43図に示す構成あるいは第44図の駆動方法で白表示の電圧プ ログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが 発生していても、黒表示状態のオフセット電圧(各駆動用トランジスタ 25 の特性に応じて設定された電流が流れる開始電圧)から電圧プログラム を完全に行う。したがって、目標の電流値にプログラムされる時間が階

調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキ

5

10

15

20

25

PCT/JP02/09668

による階調誤差がなく、良好な画像表示を実現できる。

第44図(b)に示す電流プログラミング後、第44図(c)に図示するように、トランジスタ11bをオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流をEL素子15に流し、EL素子15を発光させる。

以上のように、第43図の電圧プログラムにおける本発明のリセット駆動は、まず、HD同期信号に同期して、最初にトランジスタ11dをオンさせ、トランジスタ11eをオフさせて、トランジスタ11aに電流を流す第1の動作と、トランジスタ11aとEL素子15との間を切断し、かつ、駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)との間をショートする第2の動作と、前記動作の後、駆動用トランジスタ11aに電圧プログラムを行う第3の動作とを実施するものである。

以上の実施例では、駆動用トランジスタ素子11a(第1図の画素構成の場合)からEL素子15に流す電流を制御するのに、トランジスタ11dをオンオフさせるためには、ゲート信号線17bを走査する必要があり、走査のためには、シフトレジスタ61(ゲート回路12)が必要となる。しかし、シフトレジスタ61は規模が大きく、ゲート信号線17bの制御にシフトレジスタ61を用いたのでは狭額縁化できない。第40図を参照して説明する方式は、この課題を解決するものである。

なお、本発明は、主として第1図などに図示する電流プログラムの画素構成を例示して説明をするが、これに限定するものではなく、第38図などで説明した他の電流プログラム構成(カレントミラーの画素構成)であっても適用できることはいうまでもない。また、ブロックでオンオフする技術的概念は、第41図などの電圧プログラムの画素構成で

15

20

25

あっても適用できることは言うまでもない。また、本発明は、EL素子 15に流れる電流を間欠にする方式であるから、第50図などを参照して説明する逆バイアス電圧を印加する方式とも組み合わせることができることは言うまでもない。以上のように、本発明は他の実施例と組み合わせて実施することができる。

第40図はブロック駆動方式の実施例を示している。まず、説明を容易にするため、ゲートドライバ12は基板71に直接形成したか、もしくはシリコンチップのゲートドライバ12を基板71に積載したとして説明をする。また、ソースドライバ14およびソース信号線18は図面が煩雑になるため省略する。

第40図において、ゲート信号線17aはゲートドライバ12と接続されている。一方、各画素のゲート信号線17bは点灯制御線401と接続されている。第40図では4本のゲート信号線17bが1つの点灯制御線401と接続されている。

なお、ここでは4本のゲート信号線17bをまとめて1つのブロックとしているがこれに限定されるものではなく、それ以上であってもよいことは言うまでもない。一般的に表示領域50は少なくとも5以上に分割することが好ましい。さらには、20以上に分割することが好ましい。分割数が少ないと、フリッカが見え易くなる。一方、あまりにも分割数が多いと、点灯制御線401の本数が多くなり、制御線401のレイアウトが困難になる。

したがって、QCIF表示パネルの場合は、垂直走査線の本数が220本であるから、少なくとも、220/5=44本以上でブロック化する必要があり、好ましくは、220/10=11以上でブロック化する必要がある。ただし、奇数行と偶数行とで2つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、2つのブロック化で十分の場合がある。

WO 03/027998 PCT/JP02/09668

第40図の実施例では、点灯制御線401a、401b、401c、 401d、…、401nと順次、オン電圧(Vg1)を印加するか、も しくはオフ電圧(Vgh)を印加し、ブロックごとにEL素子15に流 れる電流をオンオフさせる。

5 なお、第40図の実施例では、ゲート信号線17bと点灯制御線40 1とがクロスすることがない。したがって、ゲート信号線17bと点灯 制御線401とがショートするといった欠陥は発生しない。また、ゲー ト信号線17bと点灯制御線401とが容量結合することがないため、 点灯制御線401からゲート信号線17b側を見たときの容量付加が 10 極めて小さい。したがって、点灯制御線401を駆動しやすい。

ゲートドライバ12にはゲート信号線17aが接続されている。ゲート信号線17aにオン電圧を印加することにより、画素行が選択され、選択された各画素のトランジスタ11b、11cはオンして、ソース信号線18に印加された電流(電圧)を各画素のコンデンサ19にプログラムする。一方、ゲート信号線17bは各画素のトランジスタ11dのゲート(G)端子と接続されている。したがって、点灯制御線401にオン電圧(Vgl)が印加されたとき、駆動用トランジスタ11aとEL素子15との電流経路を形成し、逆にオフ電圧(Vgh)が印加されたときは、EL素子15のアノード端子をオープンにする。

15

20 なお、点灯制御線401に印加するオンオフ電圧の制御タイミングと、 ゲートドライバ12がゲート信号線17aに出力する画素行選択電圧 (Vg1)のタイミングとは1水平走査クロック(1H)に同期してい ることが好ましい。しかし、これに限定するものではない。

点灯制御線401に印加する信号は単に、EL素子15への電流をオ25 ンオフさせるだけである。また、ソースドライバ14が出力する画像データと同期がとれている必要もない。点灯制御線401に印加する信号は、各画素16のコンデンサ19にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がと

PCT/JP02/09668

れている必要はない。また、同期する場合であってもクロックは1H信号に限定されるものではなく、1/2Hでも、1/4Hであってもよい。第38図に図示したカレントミラーの画素構成の場合であっても、ゲート信号線17bを点灯制御線401に接続することにより、トランジスタ11eをオンオフ制御できる。したがって、ブロック駆動を実現できる。

なお、第32図において、ゲート信号線17aを点灯制御線401に接続し、リセットを実施すれば、プロック駆動を実現できる。この場合、本発明のブロック駆動は、1つの制御線で、複数の画素行を同時に非点10 灯(あるいは黒表示)とする駆動方法となる。

以上の実施例は、1画素行ごとに1本の選択画素行を配置(形成)する構成であった。本発明は、これに限定するものではなく、複数の画素行で1本の選択ゲート信号線を配置(形成)してもよい。

第41図はその実施例である。なお、説明を容易にするため、画素構 15 成は第1図の場合を主として例示して説明をする。第41図において、 ゲート信号線17aは3つの画素(16R、16G、16B)を同時に 選択する。なお、Rの記号とは赤色の画素関連を意味し、Gの記号とは 緑色の画素関連を意味し、Bの記号とは青色の画素関連を意味するもの とする。

20 したがって、ゲート信号線17aの選択により、画素16R、画素16Gおよび画素16Bが同時に選択されデータ書き込み状態となる。画素16Rはソース信号線18Rからデータをコンデンサ19Rに書き込み、画素16Gはソース信号線18Gからデータをコンデンサ19Gに書き込む。画素16Bはソース信号線18Bからデータをコンデンサ25 19Bに書き込む。

画素 1 6 R のトランジスタ 1 1 d はゲート信号線 1 7 b R に接続されている。また、画素 1 6 G のトランジスタ 1 1 d はゲート信号線 1 7 b G に接続され、画素 1 6 B のトランジスタ 1 1 d はゲート信号線 1 7

15

20

bBに接続されている。したがって、画素16RのEL素子15R、画素16GのEL素子15G、画素16BのEL素子15Bはそれぞれ独立してオンオフ制御することができる。つまり、EL素子15R、EL素子15G、EL素子15Bはゲート信号線17bR、17bG、17bBをそれぞれ制御することにより、点灯時間、点灯周期を個別に制御することができる。

この動作を実現するためには、第6図に示す構成において、ゲート信号線17aを走査するシフトレジスタ回路61と、ゲート信号線17b Rを走査するシフトレジスタ回路61と、ゲート信号線17bGを走査 するシフトレジスタ回路61と、ゲート信号線17bBを走査するシフトレジスタ回路61と、ゲート信号線17bBを走査するシフトレジスタ回路61との4つを形成(配置)することが適切である。

なお、ソース信号線18に所定電流のN倍の電流を流すことにより、E L 素子15に所定電流のN倍の電流を1/Nの期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線17に印加した信号パルスがコンデンサ19に突き抜け、コンデンサ19に所望の電圧値(電流値)を設定できないからである。一般的にコンデンサ19には所望の電圧値(電流値)よりも低い電圧値(電流値)が設定される。たとえば、10倍の電流値を設定するように駆動しても、5倍程度の電流しかコンデンサ19には設定されない。たとえば、N=10としても実際にEL素子15に流れる電流はN=5の場合と同一となる。したがって、本発明はN倍の電流値を設定し、N倍に比例したあるいは対応する電流をEL素子15に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をEL素子15にパルス状に印加する駆動方法である。

25 また、所望値より電流(そのまま、EL素子15に連続して電流を流すと所望輝度よりも高くなるような電流)を駆動用トランジスタ11a (第1図を例示する場合)に電流(電圧)プログラムを行い、EL素子 15に流れる電流を間欠にすることにより、所望のEL素子の発光輝度 を得るものである。

WO 03/027998

5

15

20

25

なお、このコンデンサ19への突き抜けによる補償回路は、ソースド ライバ14内に導入する。この事項については後ほど説明をする。

また、第1図などのスイッチングトランジスタ11b、11cなどは Nチャンネルで形成することが好ましい。コンデンサ19への突き抜け 電圧が低減するからである。また、コンデンサ19のオフリークも減少 するため、10Hz以下の低いフレームレートにも適用できるようにな る。

また、画素構成によっては、突き抜け電圧がEL素子15に流れる電 10 流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表示のコントラスト感が増加する。したがって、良好な画像表示を実現で きる。

逆に、第1図のスイッチングトランジスタ11b、11cをPチャンネルにすることにより突き抜けを発生させて、より黒表示を良好にする方法も有効である。この場合、Pチャンネルトランジスタ11bをオフにするときはVgh電圧となる。そのため、コンデンサ19の端子電圧がVdd側に少しシフトする。これにより、トランジスタ11aのゲート(G)端子電圧は上昇し、より良好な黒表示となる。また、第1階調表示とする電流値を大きくすることができるため(階調1までに一定のベース電流を流すことができる)、電流プログラム方式で書き込み電流不足を軽減できる。

その他、ゲート信号線17aとトランジスタ11aのゲート(G)端子との間に積極的にコンデンサ19bを形成し、突き抜け電圧を増加させる構成も有効である(第42図(a)を参照)。このコンデンサ19bの容量は正規のコンデンサ19aの容量の1/50以上1/10以下にすることが好ましい。この値は1/40以上1/15以下とすることが好ましい。もしくはトランジスタ11bのソースーゲート(ソースードレイン(SG)もしくはゲートードレイン(GD))容量の1倍以

WO 03/027998 PCT/JP02/09668

100

上10倍以下にする。さらに好ましくは、SG容量の2倍以上6倍以下にすることが好ましい。なお、コンデンサ19bは、コンデンサ19aの一方の端子(トランジスタ11aのゲート(G)端子)とトランジスタ11dのソース(S)端子との間に形成または配置してもよい。この場合も容量などは先に説明した値と同様である。

突き抜け電圧発生用のコンデンサ19bの容量(容量をCb(pF)とする)は、電荷保持用のコンデンサ19aの容量(容量とCa(pF)とする)と、トランジスタ11aの白ピーク電流時(画像表示で表示最大輝度の白ラスター時)のゲート(G)端子電圧Vwを黒表示での電流を流す(基本的には電流は0である。つまり、画像表示で黒表示の場合)ときのゲート(G)端子電圧Vbとが関連する。これらの関係は、

Ca/(200Cb)  $\leq$  |Vw-Vb|  $\leq$  Ca/(8Cb) の条件を満足させることが好ましい。なお、|Vw-Vb| とは、駆動用トランジスタの白表示時の端子電圧と黒表示時の端子電圧との差の絶対値である(つまり、変化する電圧幅)。

さらに好ましくは、

15

Ca/(100Cb)  $\leq$  |Vw-Vb|  $\leq$  Ca/(10Cb) の条件を満足させることが好ましい。

トランジスタ11bはPチャンネルにし、このPチャンネルは少なく 20 ともダブルゲート以上にする。また、好ましくは、トリプルゲート以上 にする。さらに好ましくは、4ゲート以上にする。そして、トランジス タ11bのソースーゲート (SGもしくはゲートードレイン (GD)) 容量 (トランジスタがオンしているときの容量) の1倍以上10倍以下 のコンデンサを並列に形成または配置することが好ましい。

25 なお、以上の事項は、第1図に示す画素構成だけでなく、他の画素構成でも有効である。たとえば、第42図(b)に図示するようなカレントミラーの画素構成において、突き抜けを発生させるコンデンサをゲート信号線17aまたは17bとトランジスタ11aのゲート(G)端子

WO 03/027998 PCT/JP02/09668

との間に配置または形成する。スイッチングトランジスタ11cのNチャンネルはダブルゲート以上とする。もしくはスイッチングトランジスタ11c、11dをPチャンネルとし、トリプルゲート以上とする。

第41図に示す電圧プログラムの構成にあっては、ゲート信号線17 c と駆動用トランジスタ11aのゲート(G)端子との間に突き抜け電 圧発生用のコンデンサ19cを形成または配置する。また、スイッチン グトランジスタ11cはトリプルゲート以上とする。突き抜け電圧発生 用のコンデンサ19cはトランジスタ11cのドレイン(D)端子(コ ンデンサ19b側)とゲート信号線17aとの間に配置してもよい。ま た、突き抜け電圧発生用のコンデンサ19cはトランジスタ11aのゲート(G)端子とゲート信号線17aとの間に配置してもよい。また、 突き抜け電圧発生用のコンデンサ19cはトランジスタ11cのドレイン(D)端子(コンデンサ19b側)とゲート信号線17cとの間に 配置してもよい。

15 また、電荷保持用のコンデンサ19aの容量をCaとし、スイッチング用のトランジスタ11cまたは11dのソースーゲート容量をCc(突き抜け用のコンデンサがある場合には、その容量を加えた値)とし、ゲート信号線に印加される高電圧信号を(Vgh)とし、ゲート信号線に印加される低電圧信号を(Vgl)とした場合、以下の条件を満足す20 るように構成することにより、良好な黒表示を実現できる。

 $0.05(V) \le (Vgh-Vgl) \times (Cc/Ca) \le 0.$ 8 (V)

また、以下の条件を満足させることが好ましい。

 $0.1 (V) \le (Vgh-Vgl) \times (Cc/Ca) \le 0.$ 25 5 (V)

以上の事項は第43図などに示す画素構成にも有効である。第43図に示す電圧プログラムの画素構成では、トランジスタ11aのゲート(G)端子とゲート信号線17aとの間に突き抜け電圧発生用のコンデ

ンサ19bを形成または配置する。

WO 03/027998

なお、突き抜け電圧を発生させるコンデンサ19bは、トランジスタのソース配線およびゲート配線で形成する。ただし、トランジスタ11のソース幅を広げて、ゲート信号線17と重ねて形成する構成であるから、実用上は明確にトランジスタと分離できない構成となる場合がある。また、スイッチングトランジスタ11b、11c(第1図の構成の場合)を必要以上に大きく形成することにより、見かけ上、突き抜け電圧用のコンデンサ19bを構成する方式も本発明の範疇である。スイッチングトランジスタ11b、11cはチャンネル幅W/チャンネル長L=10 6/6μmで形成することが多い。ここでWとLとの比を大きくすることも突き抜け電圧用のコンデンサ19bを構成することになる。例えば、W:Lの比を2:1以上20:1以下にする構成が例示される。好ましくは、W:Lの比を3:1以上10:1以下にすることがよい。

また、突き抜け電圧用のコンデンサ19bは、画素が変調するR、G、 Bで大きさ(容量)を変化させることが好ましい。R、G、Bの各EL 15 素子15の駆動電流が異なるためである。また、EL素子15のカット オフ電圧が異なるためである。そのため、EL素子15の駆動用トラン ジスタ11aのゲート(G)端子にプログラムする電圧(電流)が異な らせる。たとえば、Rの画素のコンデンサ11bRを0.02pFとし た場合、他の色(G、Bの画素)のコンデンサ11bG、11bBを0. 20 025pFとする。また、Rの画素のコンデンサ11bRを0.02p Fとした場合、Gの画素のコンデンサ11bGと0.03pFとし、B の画素のコンデンサ11bBを0.025pFとするなどである。この ように、R、G、Bの画素ごとにコンデンサ111bの容量を変化させる ことのよりオフセットの駆動電流をRGBごとに調整することができ 25 る。したがって、RGBのそれぞれにおける黒表示レベルを最適値にす ることができる。

以上では、突き抜け電圧発生用のコンデンサ19bの容量を変化させ

15

20

WO 03/027998 PCT/JP02/09668

103

るとしたが、突き抜け電圧は、保持用のコンデンサ19aと突き抜け電圧発生用のコンデンサ19bとの容量の相対的なものである。したがって、コンデンサ19bをR、G、Bの画素で変化することに限定するものではない。したがって、保持用コンデンサ19aの容量を変化させてもよい。たとえば、Rの画素のコンデンサ11aRを1.0pFとした場合、Gの画素のコンデンサ11aGと1.2pFとし、Bの画素のコンデンサ11aBを0.9pFとするなどである。このとき、突き抜け用コンデンサ19bの容量は、R、G、Bで共通の値とする。したがって、本発明は、保持用のコンデンサ19aと突き抜け電圧発生用のコンデンサ19bとの容量とについて、R、G、Bの画素のうち、少なくとも1つを他と異ならせたものである。なお、保持用のコンデンサ19aの容量と突き抜け電圧発生用のコンデンサ19bとの容量との両方をR、G、B画素で変化させてもよい。

また、画面50の左右で突き抜け電圧用のコンデンサ19bの容量を変化させてもよい。ゲートドライバ12に近い位置にある画素16は信号供給側に配置されているので、ゲート信号の立ち上がりが速い(スルーレートが高いからである)ため、突き抜け電圧が大きくなる。ゲート信号線17の端に配置(形成)されている画素は、信号波形が鈍っている(ゲート信号線17には容量があるためである)。ゲート信号の立ち上がりが遅い(スルーレートが遅い)ので、突き抜け電圧が小さくなるためである。したがって、ゲートドライバ12との接続側に近い画素16の突き抜け電圧用コンデンサ19bを小さくする。また、ゲート信号線17の端はコンデンサ19bを大きくする。たとえば、画面の左右でコンデンサの容量は10%程度変化させる。

25 発生する突き抜け電圧は、保持用コンデンサ19aと突き抜け電圧発生用のコンデンサ19bとの容量比で決定される。したがって、画面の左右で突き抜け電圧発生用のコンデンサ19bの大きさを変化させるとしているが、これに限定されるわけではない。突き抜け電圧発生用の

5

25

コンデンサ19bは画面の左右で一定にし、電荷保持用のコンデンサ19aの容量を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサ19bの容量と、電荷保持用のコンデンサ19aの容量との両方を画面の左右で変化させてもよいことは言うまでもない。

本発明のN倍パルス駆動には、EL素子15に印加する電流が瞬時的ではあるが、従来と比較してN倍大きいという問題がある。電流が大きいとEL素子の寿命を低下させる場合がある。この課題を解決するためには、EL素子15に逆バイアス電圧Vmを印加することが有効である。

E L 素子 1 5 において、電子は陰極 (カソード) より電子輸送層に注 10 入されると同時に正孔も陽極 (アノード) から正孔輸送層に注入される。 注入された電子、正孔は印加電界により対極に移動する。その際、有機 層中にトラップされたり、発光層界面でのエネルギー準位の差によりキャリアが蓄積されたりする。

有機層中に空間電荷が蓄積されると分子が酸化もしくは還元され、生 15 成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不安 定であることで、膜質の低下により輝度の低下および定電流駆動時の駆 動電圧の上昇を招くことが知られている。これを防ぐために、一例とし てデバイス構造を変化させ、逆方向電圧を印加している。

逆バイアス電圧が印加されると、逆方向電流が印加されることになる 20 ため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。 これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化 を抑えることで寿命を長くすることが可能となる。

第45図は、逆バイアス電圧VmおよびEL素子15の端子電圧の変化を示している。ここで端子電圧とは、EL素子15に定格電流を印加したときの電圧である。第45図はEL素子15に流す電流が電流密度100A/平方メーターの場合を示しているが、第45図に示される傾向は、電流密度50~100A/平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。

5

10

15

20

25

縦軸は初期のEL素子15の端子電圧に対して、2500時間後の端子電圧との比を表している。たとえば、経過時間0時間において、電流密度100A/平方メーターの電流の印加したときの端子電圧を8(V)とし、経過時間2500時間において、電流密度100A/平方メーターの電流の印加したときの端子電圧を10(V)とすれば、端子電圧比は、10/8=1.25である。

第45図によれば、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.0以上で端子電圧比の変化はなくなる(初期の定格端子電圧から変化しない)。逆バイアス電圧Vmの印加による効果がよく発揮されている。しかし、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.75以上で端子電圧比は増加する傾向にある。したがって、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.0以上になるように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率)を決定するとよい。また、好ましくは、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.75以下になるように逆バイアス電圧×mの大きさおよび印加時間比t1などを決定するとよい。

ただし、バイアス駆動を行う場合は、逆バイアスVmと定格電流とを 交互に印加する必要がある。第46図に示す場合において、サンプルA

20

25

とBとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧を印加するときは、印加しないときと比較して瞬時的には高い電流を流す必要がある。そのため、逆バイアス電圧 V m を印加する場合(第46図のサンプルA)のE L 素子15の端子電圧も高くなる。

5 しかし、第45図では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧V0とは、平均輝度を満足する端子電圧(つまり、EL素子15を点灯する端子電圧)とする(本明細書の具体例によれば、電流密度200A/平方メーターの電流の印加した時の端子電圧である。ただし、1/2デューティであるので、1周期の平均輝度は電流密度20010 A/平方メーターでの輝度となる)。

以上の事項は、EL素子15に、白ラスター表示させる場合(画面全体のEL素子に最大電流を印加している場合)を想定している。しかし、EL表示装置にて映像表示を行う場合は、自然画であり、階調表示を行う。したがって、たえず、EL素子15の白ピーク電流(最大白表示で流れる電流。本明細書の具体例では、平均電流密度100A/平方メーターの電流)が流れているのではない。

一般的に、映像表示を行う場合、各EL素子15に印加される電流(流れる電流)は、白ピーク電流(定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度100A/平方メーターの電流)の約0.2倍である。

したがって、第45図に示す実施例では、映像表示を行う場合は横軸の値に0.2をかけるものとする必要がある。したがって、|逆バイアス電圧×t1|/(定格端子電圧×t2)が0.2以上になるように逆バイアス電圧Vmの大きさおよび印加時間比 t1(もしくは t2、あるいは t1と t2との比率など)を決定するとよい。また、好ましくは、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.75×0.2=0.35以下になるように逆バイアス電圧Vmの大きさおよび印加時間比 t1などを決定するとよい。

5

10

15

20

25

つまり、第45図の横軸(|逆バイアス電圧×t1|/(定格端子電圧×t2))において、1.0の値を0.2とする必要がある。したがって、表示パネルに映像を表示する(この使用状態が通常であろう。白ラスターを常時表示することはないであろう)ときは、|逆バイアス電圧×t1|/(定格端子電圧×t2)が0.2よりも大きくなるように、逆バイアス電圧Vmを所定時間t1印加するようにする。また、|逆バイアス電圧×t1|/(定格端子電圧×t2)の値が大きくなっても、第45図で図示するように、端子電圧比の増加は大きくない。したがって、上限値は白ラスター表示を実施することも考慮して、|逆バイアス電圧×t1|/(定格端子電圧×t2)の値が1.75以下を満足するようにすればよい。

以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はEL素子15に電流が流れていない期間に逆バイアス電圧Vm(電流)を印加することを基本とする。しかし、これに限定するものではない。たとえば、EL素子15に電流が流れている状態で、強制的に逆バイアス電圧Vmを印加してもよい。なお、この場合は、結果としてEL素子15には電流が流れず、非点灯状態(黒表示状態)となるであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Vmを印加することを中心として説明するがこれに限定するものではない。

逆バイアス駆動の画素構成では、第47図に図示するように、トランジスタ11gをNチャンネルとする。もちろん、Pチャンネルでもよい。第47図では、ゲート電位制御線473に印加する電圧を逆バイアス線471に印加している電圧よりも高くすることにより、トランジスタ11g(N)がオンし、EL素子15のアノード電極に逆バイアス電圧Vmが印加される。

また、第47図の画素構成などにおいて、ゲート電位制御線473を 常時、電位固定して動作させてもよい。たとえば、第47図においてV

20

25

k電圧が0(V)とする時、ゲート電位制御線473の電位を0(V)以上(好ましくは2(V)以上)にする。なお、この電位をVsgとする。この状態で、逆バイアス線471の電位を逆バイアス電圧Vm(0(V)以下、好ましくはVkより-5(V)以上小さい電圧)にすると、トランジスタ11g(N)がオンし、EL素子15のアノードに、逆バイアス電圧Vmが印加される。逆バイアス線471の電圧をゲート電位制御線473の電圧(つまり、トランジスタ11gのゲート(G)端子電圧)よりも高くすると、トランジスタ11gはオフ状態となるため、EL素子15には逆バイアス電圧Vmは印加さない。もちろん、この状10態のときに、逆バイアス線471をハイインピーダンス状態(オープン状態など)としてもよいことは言うまでもない。

また、第48図に図示するように、逆バイアス線471を制御するゲートドライバ12cを別途形成または配置してもよい。ゲートドライバ12cは、ゲートドライバ12aと同様に順次シフト動作し、シフト動作に同期して、逆バイアス電圧を印加する位置がシフトされる。

以上の駆動方法では、トランジスタ11gのゲート(G)端子は電位固定し、逆バイアス線471の電位を変化させるだけで、EL素子15に逆バイアス電圧Vmを印加することができる。したがって、逆バイアス電圧Vmの印加制御が容易である。また、トランジスタ11gのゲート(G)端子とソース(S)端子との間に印加される電圧を低減できる。このことは、トランジスタ11gがPチャンネルの場合も同様である。また、逆バイアス電圧Vmの印加は、EL素子15に電流を流していないときに行うものである。したがって、トランジスタ11dがオンしていないときに、トランジスタ11gをオンさせることにより行えばよい。つまり、トランジスタ11dのオンオフロジックの逆をゲート電位制御線473に印加すればよい。たとえば、第47図では、ゲート信号

線17bにトランジスタ11dおよびトランジスタ11gのゲート

(G) 端子を接続すればよい。トランジスタ11dはPチャンネルであ

5

10

15

20

25

り、トランジスタ11gはNチャンネルであるため、オンオフ動作は反対となる。

第49図は逆バイアス駆動のタイミングチャートである。なお、チャート図において(1)(2)などの添え字は、画素行を示している。説明を容易にするため、(1)とは、第1画素行目と示し、(2)とは第2画素行目を示すとして説明をするが、これに限定するものではない。(1)がN画素行目を示し、(2)がN+1画素行目を示すと考えても良い。以上のことは他の実施例でも、特例を除いて同様である。また、第49図などの実施例では、第1図などの画素構成を例示して説明をするがこれに限定されるものではない。たとえば、第41図、第38図などの画素構成においても適用できるものである。

第1画素行目のゲート信号線17a(1)にオン電圧(Vg1)が印加されているときには、第1画素行目のゲート信号線17b(1)にはオフ電圧(Vgh)が印加される。つまり、トランジスタ11dはオフであり、EL素子15には電流が流れていない。

逆バイアス線471(1)には、Vs1電圧(トランジスタ11gがオンする電圧)が印加される。したがって、トランジスタ11gがオンし、EL素子15には逆バイアス電圧が印加されている。逆バイアス電圧は、ゲート信号線17bにオフ電圧(Vgh)が印加された後、所定期間(1日の1/200以上の期間、または、0.5 $\mu$ sec)後に、逆バイアス電圧が印加される。また、ゲート信号線17bにオン電圧(Vgl)が印加される所定期間(1日の1/200以上の期間、または、0.5 $\mu$ sec)前に、逆バイアス電圧がオフされる。これは、トランジスタ11dとトランジスタ11gが同時にオンとなることを回避するためである。

次の水平走査期間(1 H)において、ゲート信号線1 7 a にはオフ電圧(V g h)が印加され、第2 画素行が選択される。つまり、ゲート信号線1 7 b (2) にオン電圧が印加される。一方、ゲート信号線1 7 b

10

20

25

にはオン電圧(Vg1)が印加され、トランジスタ11 dがオンして、 E L 素子15 にトランジスタ11 a から電流が流れ E L 素子15 が発光する。また、逆バイアス線471 (1)にはオフ電圧 (Vsh)が印加されて、第1 画素行 (1)の E L 素子15 には逆バイアス電圧が印加されないようになる。第2 画素行の逆バイアス線471 (2)にはVs1電圧(逆バイアス電圧)が印加される。

以上の動作を順次くりかえすことにより、1 画面の画像が書き換えられる。以上の実施例では、各画素にプログラムされている期間に、逆バイアス電圧を印加するという構成であった。しかし、本発明は、第48図に示す回路構成に限定されるものではない。複数の画素行に連続して逆バイアス電圧を印加することもできることは明らかである。また、ブロック駆動(第40図参照)、N倍パルス駆動、リセット駆動、ダミー画素駆動などと組み合わせることができることは明らかである。

また、逆バイアス電圧の印加は、画像表示の途中に実施することに限 15 定するものではない。EL表示装置の電源オフ後、一定の期間の間、逆 バイアス電圧が印加されるように構成してもよい。

以上の実施例は、第1図に示す画素構成の場合であったが、他の構成においても、第38図、第41図などの逆バイアス電圧を印加する構成に適用できることは言うまでもない。たとえば、第50図に示す電流プログラム方式の画素構成に適用することも可能である。

第50図は、カレントミラーの画素構成である。トランジスタ11cは画素選択素子である。ゲート信号線17a1にオン電圧を印加することにより、トランジスタ11cがオンする。トランジスタ11dはリセット機能と、駆動用トランジスタ11aのドレイン(D)ーゲート(G)端子間をショート(GDショート)する機能を有するスイッチ素子である。トランジスタ11dはゲート信号線17a2にオン電圧を印加することによりオンする。

トランジスタ11dは、該当画素が選択する1H(1水平走査期間、

20

25

つまり1画素行)以上前にオンする。好ましくは3H前にはオンさせる。 3H前とすれば、3H前にトランジスタ11dがオンし、トランジスタ 11aのゲート(G)端子とドレイン(D)端子とがショートされる。 そのため、トランジスタ11aはオフにする。したがって、トランジス タ11bには電流が流れなくなり、EL素子15は非点灯となる。

E L 素子 1 5 が非点灯状態の場合、トランジスタ 1 1 g がオンし、E L 素子 1 5 に逆バイアス電圧が印加される。したがって、逆バイアス電圧は、トランジスタ 1 1 d がオンされている期間、印加されることになる。そのため、ロジック的にはトランジスタ 1 1 d とトランジスタ 1 1 g とは同時にオンすることになる。

トランジスタ11gのゲート(G)端子はVsg電圧が印加されて固定されている。逆バイアス線471をVsg電圧より十分に小さな逆バイアス電圧を逆バイアス線471に印加することによりトランジスタ11gがオンする。

15 その後、前記該当画素に画像信号が印加される(書き込まれる)水平 走査期間がくると、ゲート信号線17a1にオン電圧が印加され、トラ ンジスタ11cがオンする。したがって、ソースドライバ14からソー ス信号線18に出力された画像信号電圧がコンデンサ19に印加され る(トランジスタ11dはオン状態が維持されている)。

トランジスタ11dをオンさせると黒表示となる。1フィールド(1フレーム)期間に占めるトランジスタ11dのオン期間が長くなるほど、黒表示期間の割合が長くなる。したがって、黒表示期間が存在しても1フィールド(1フレーム)の平均輝度を所望値とするためには、表示期間の輝度を高くする必要がある。つまり、表示期間にEL素子15に流す電流を大きくする必要がある。この動作は、本発明のN倍パルス駆動である。したがって、N倍パルス駆動と、トランジスタ11dをオンさせて黒表示とする駆動とを組み合わせることが本発明の1つの特徴ある動作である。また、EL素子15が非点灯状態で、逆バイアス電圧を

25

PCT/JP02/09668

E L 素子 1 5 に印加することが本発明の特徴ある構成 (方式) である。以上の実施例では、画像表示を行う場合において、画素が非点灯状態のときに逆バイアス電圧を印加する方式であったが、逆バイアス電圧を印加する構成はこれに限定するものではない。画像を非表示に逆バイアス電圧を印加するのであれば、逆バイアス用のトランジスタ 1 1 g を各画素に形成する必要はない。ここで非点灯状態とは、表示パネルの使用を終了した後、あるいは使用前に逆バイアス電圧を印加している状態である。

例えば、第1図の画素構成において、画素16を選択し(トランジス 911b、トランジスタ11cをオンさせる)、ソースドライバ(回路) 14から、ソースドライバが出力できる低い電圧V0(例えば、GND 電圧)を出力して駆動用トランジスタ11aのドレイン端子(D)に印加する。この状態でトランジスタ11dもオンさせればELのアノード端子にV0電圧が印加される。同時に、EL素子15のカソードVkに V0電圧に対し、-5~-15(V)の低い電圧Vm電圧を印加すれば EL素子15に逆バイアス電圧が印加される。また、Vdd電圧もV0電圧より0~-5(V)の低い電圧を印加することにより、トランジスタ11aもオフ状態となる。以上のようにソースドライバ14から電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧を EL素子15に印加することができる。

N倍パルス駆動は、1フィールド(1フレーム)期間内において、1度、黒表示をしても再度、E L 素子15に所定の電流(プログラムされた電流(コンデンサ19に保持されている電圧による))を流すことができる。しかし、第50図に示す構成では、一度、トランジスタ11dがオンすると、コンデンサ19の電荷は放電(減少を含む)されるため、E L 素子15に所定の電流(プログラムされた電流)を流すことができない。しかし、回路動作が容易であるという特徴がある。

なお、以上の実施例は電流プログラム方式の場合の画素構成であった

WO 03/027998 PCT/JP02/09668

が、本発明はこれに限定するものではなく、第38図、第50図のような他の電流方式の画素構成にも適用することができる。また、第51図、第54図、第62図に図示するような電圧プログラムの画素構成でも適用することができる。

5 第51図は一般的に最も簡単な電圧プログラムの画素構成を示している。トランジスタ11bは選択スイッチング素子であり、トランジスタ11aはEL素子15に電流を印加する駆動用トランジスタである。この構成で、EL素子15のアノードに逆バイアス電圧印加用のトランジスタ(スイッチング素子)11gを配置(形成)している。

10 第51図に示す画素構成では、EL素子15に流す電流は、ソース信号線18に供給され、トランジスタ11bが選択されることにより、トランジスタ11aのゲート(G)端子に供給される。

まず、第51図に示す構成を説明するために、基本動作について第52図を用いて説明をする。第51図に示す画素は電圧オフセットキャンセラと呼ばれる構成であり、初期化動作、リセット動作、プログラム動作、発光動作の4段階で動作する。

15

20

25

水平同期信号(HD)後、初期化動作が実施される。ゲート信号線17bにオン電圧が印加され、トランジスタ11gがオンする。また、ゲート信号線17aにもオン電圧が印加され、トランジスタ11cがオンする。このとき、ソース信号線18にはVdd電圧が印加される。したがって、コンデンサ19bの端子aにはVdd電圧が印加されることになる。この状態で、駆動用トランジスタ11aはオンし、EL素子15に僅かな電流が流れる。この電流により駆動用トランジスタ11aのドレイン(D)端子は少なくともトランジスタ11aの動作点よりも大きな絶対値の電圧値となる。

次にリセット動作が実施される。ゲート信号線17bにオフ電圧が印加され、トランジスタ11eがオフする。一方、ゲート信号線17cに T1の期間、オン電圧が印加され、トランジスタ11bがオンする。こ

5

10

15

20

25

のT1の期間がリセット期間である。また、ゲート信号線17aには1Hの期間、継続してオン電圧が印加される。なお、T1は1H期間の20%以上90%以下の期間とすることが好ましい。もしくは、20 $\mu$ sec以上160 $\mu$ sec以下の時間とすることが好ましい。また、コンデンサ19b(Cb)とコンデンサ19a(Ca)の容量の比率は、Cb:Ca=6:1以上1:2以下とすることが好ましい。

リセット期間では、トランジスタ11bのオンにより、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子との間がショートされる。したがって、トランジスタ11aのゲート(G)端子電圧とドレイン(D)端子電圧とが等しくなり、トランジスタ11aはオフセット状態(リセット状態:電流が流れない状態)となる。このリセット状態とはトランジスタ11aのゲート(G)端子が、電流を流し始める開始電圧近傍になる状態である。このリセット状態を維持するゲート電圧はコンデンサ19bの端子bに保持される。したがって、コンデンサ19には、オフセット電圧(リセット電圧)が保持されていることになる。

次のプログラム状態では、ゲート信号線17cにオフ電圧が印加されトランジスタ11bがオフする。一方、ソース信号線18には、Tdの期間、DATA電圧が印加される。したがって、駆動用トランジスタ11aのゲート(G)端子には、DATA電圧+オフセット電圧(リセット電圧)が加えられたものが印加される。そのため、駆動用トランジスタ11aはプログラムされた電流を流せるようになる。

プログラム期間後、ゲート信号線17aにはオフ電圧が印加され、トランジスタ11cはオフ状態となり、駆動用トランジスタ11aはソース信号線18から切り離される。また、ゲート信号線17cにもオフ電圧が印加され、トランジスタ11bはオフ状態となり、このオフ状態は1Fの期間保持される。一方、ゲート信号線17bには、必要に応じてオン電圧とオフ電圧とが周期的に印加される。つまり、第13図、第1

10

15

20

25

5 図などに示すN倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。

第52図に示す駆動方式では、コンデンサ19には、リセット状態で、トランジスタ11aの開始電流電圧(オフセット電圧、リセット電圧)が保持される。そのため、このリセット電圧がトランジスタ11aのゲート(G)端子に印加されているときが、最も暗い黒表示状態である。しかし、ソース信号線18と画素16とのカップリング、コンデンサ19への突き抜け電圧あるいはトランジスタの突き抜けにより、黒浮き(コントラスト低下)が発生する。したがって、第52図に示す駆動方式では、表示コントラストを高くすることができない。

逆バイアス電圧VmをEL素子15に印加するためには、トランジスタ11aをオフさせる必要がある。トランジスタ11aをオフさせるためには、トランジスタ11aのVdd端子とゲート(G)端子との間をショートすればよい。この構成については、後に第53図を用いて説明をする。

また、ソース信号線18にVdd電圧またはトランジスタ11aをオフさせる電圧を印加し、トランジスタ11bをオンさせてトランジスタ11aのゲート(G)端子に印加させてもよい。この電圧によりトランジスタ11aがオフする(もしくは、ほとんど、電流が流れないような状態にする(略オフ状態:トランジスタ11aが高インピーダンス状態))。その後、トランジスタ11gをオンさせて、EL素子15に逆バイアス電圧を印加する。この逆バイアス電圧Vmの印加は、全画素同時に行ってもよい。つまり、ソース信号線18にトランジスタ11aを略オフする電圧を印加し、すべての(複数の)画素行のトランジスタ11aを略オフする電圧を印加し、すべての(複数の)画素行のトランジスタ115をい後、トランジスタ11gをオンさせて、逆バイアス電圧をEL素子15に印加する。その後、順次、各画素行に画像信号を印加し、表示装置に画像を表示する。

25

次に、第51図に示す画素構成におけるリセット駆動について説明をする。第53図はその実施例を示している。第53図に示すように画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11bのゲート(G)端子にも接続されている。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11bのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11cのゲート(G)端子に 接続されたゲート信号線17aにオン電圧を印加すると、画素16aが 電圧プログラム状態となるとともに、次段画素16bのリセット用トラ ンジスタ11bがオンし、画素16bの駆動用トランジスタ11aがリ セット状態となる。同様に、画素16bのトランジスタ11cのゲート (G)端子に接続されたゲート信号線17aにオン電圧を印加すると、 画素16bが電流プログラム状態となるとともに、次段画素16cのリ セット用トランジスタ11bがオンし、画素16cの駆動用トランジス タ11aがリセット状態となる。したがって、容易に前段ゲート制御方 式によるリセット駆動を実現できる。また、各画素あたりのゲート信号 線の引き出し本数を減少させることができる。

さらに詳しく説明する。第53図(a)に示すようにゲート信号線17に電圧が印加されているとする。つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、画素16a、16bのゲート信号線17bにはオフ電圧が印加され、画素16c、16dのゲート信号線17bにはオン電圧が印加されているとする。

この状態では、画素 1 6 a は電圧プログラム状態で非点灯、画素 1 6 b はリセット状態で非点灯、画素 1 6 c はプログラム電流の保持状態で点灯、画素 1 6 d はプログラム電流の保持状態で点灯状態である。

20

25

1 H後、制御用ゲートドライバ12のシフトレジスタ回路61内のデータが1ビットシフトし、第53図(b)に示す状態となる。第53図(b)に示す状態となる。第53図(b)に示す状態では、画素16aがプログラム電流保持状態で点灯、画素16bが電流プログラム状態で非点灯、画素16cがリセット状態で非点灯、画素16dがプログラム保持状態で点灯状態となる。

以上のことから、各画素は前段に印加されたゲート信号線17aの電圧により、次段の画素の駆動用トランジスタ11aがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。

第43図に図示する電圧プログラムの画素構成でも前段ゲート制御 10 を実現できる。第54図は、第43図の画素構成を前段ゲート制御方式 の接続とした実施例を示している。

第54図に示すように画素16aのトランジスタ11bのゲート (G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11eのゲート(G)端子に接続されている。同様に、

15 画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは、次段画素16cのリセット用トランジスタ11eのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bのリセット用トランジスタ11eがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cのリセット用トランジスタ11eがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。

さらに詳しく説明する。第55図(a)に示すようにゲート信号線1

10

15

20

25

7に電圧が印加されているとする。つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ11gはオフ状態であるとする。

この状態では、画素16aは電圧プログラム状態、画素16bはリセット状態、画素16cはプログラム電流の保持状態、画素16dはプログラム電流の保持状態である。

1 H後、制御用ゲートドライバ12のシフトレジスタ回路61内のデータが1ビットシフトし、第55図(b)に示す状態となる。第55図(b)に示す状態では、画素16aがプログラム電流保持状態、画素16bが電流プログラム状態、画素16cがリセット状態、画素16dがプログラム保持状態となる。

以上のことから、各画素は前段に印加されたゲート信号線17aの電 圧により、次段の画素の駆動用トランジスタ11aがリセットされ、次 の水平走査期間に電圧プログラムが順次行われることがわかる。

電流駆動方式において、完全な黒表示を行う場合、画素の駆動用トランジスタ11にプログラムされる電流は0である。つまり、ソースドライバ14からは電流が流れない。電流が流れなければ、ソース信号線18の電位を変化させることができない。したがって、駆動用トランジスタのゲート電位も変化しないことになり、1フレーム(フィールド)(1F)前の電位がコンデンサ19に蓄積されたままとなる。たとえば、1フレーム前が白表示で、次のフレームが完全黒表示であっても白表示が維持されることになる。この課題を解決するため、本発明では、1水平走査期間(1H)の最初に黒レベルの電圧をソース信号線18に書き込んでから、ソース信号線18にプログラムする電流を出力する。たとえば、映像データが黒レベルに近い0階調目~7階調目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆

5

20

25

動の負担が減り、書き込み不足を補うことが可能となる。ここで例えば 64階調表示の場合であれば、完全な黒表示を0階調目とし、完全な白 表示を63階調目とする。

なお、プリチャージを行う階調は、黒表示領域に限定すべきである。 つまり、書き込み画像データを判定し、黒領域階調(低輝度、つまり、 電流駆動方式では、書き込み電流が小さい(微小))を選択しプリチャ ージする(選択プリチャージ)。全階調データに対し、プリチャージす ると、今度は、白表示領域で、輝度の低下(目標輝度に到達しない)が 発生する。また、画像に縦筋が表示される。

10 好ましくは、階調データの階調 0 から 1 / 8 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から7 階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む)。さらに、好ましくは、階調データの階調 0 から 1 / 1 6 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の場合、0 階間目から3 階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)。

特に黒表示で、コントラストを高くするためには、階調0のみを検出してプリチャージする方式も有効である。これにより極めて黒表示が良好になる。問題は、画面全体が階調1、2の場合に画面が黒浮きして観察されることである。したがって、階調データの階調0から1/8の領域の階調と、一定の範囲とで選択プリチャージを行う。

なお、プリチャージの電圧、階調範囲は、R、G、Bで異ならせることも有効である。EL表示素子15は、R、G、Bで発光開始電圧、発光輝度が異なっているためである。たとえば、Rは、階調データの階調0から1/8の領域の階調で、選択プリチャージを行う(たとえば、64階調の時は、0階調目から7階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)。他の色(G、B)は、階調データの階調0から1/16の領域の階調で、選択プリチャージを

20

25

行う(たとえば、64階調の時は、0階調目から3階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)などの制御を行う。また、プリチャージ電圧も、Rが7(V)であれば、他の色(G、B)は、7.5(V)の電圧をソース信号線18に書き込むようにする。最適なプリチャージ電圧は、EL表示パネルの製造ロットで異なることが多い。したがって、プリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。

以後、本発明の電流駆動方式のソースドライバ(回路) 1 4 について 10 説明をする。本発明のソースドライバは、上述した本発明の駆動方法、 駆動回路を実現するために用いる。また、本発明の駆動方法、駆動回路、 および表示装置を組み合わせて用いる。なお、以下の説明では、I C チップとして説明をするがこれに限定するものではなく、低温ポリシリコン技術などを用いて、表示パネル上に作製してもよいことは言うまでも ない。

まず、第72図に、本発明の電流駆動方式のドライバ回路の一例を示す。第72図において、721はD/A変換器である。D/A変換器721にはnビットのデータ信号が入力され、入力されたデータに基づき、D/A変換器からアナログ信号が出力される。このアナログ信号はオペアンプ722に入力される。オペアンプ722はNチャンネルトランジスタ631aに入力され、トランジスタ631aに流れる電流が抵抗691に流れる。抵抗Rの端子電圧はオペアンプ722の一(マイナス)入力となり、この一端子の電圧とオペアンプ722の十端子とは同一電圧となる。したがってD/A変換器721の出力電圧は抵抗691の端子電圧となる。

今、抵抗 6 9 1 の抵抗値が 1 M  $\Omega$  とし、 D Z A 変換器 7 2 1 の出力が 1 (Z V) であれば、抵抗 Z 6 9 1 には 1 (Z V) Z 1 M Z = 1 (Z A) の電流が流れる。これが定電流回路となる。したがって、データ信号の値に

10

15

20

応じて、D/A変換器721のアナログ出力が変化し、このアナログ出力の値にもとづいて抵抗691に所定の電流が流れる。

トランジスタ631p1と631p2とはカレントミラー回路を構成している。なお、トランジスタ631pはPチャンネル型トランジスタである。一方、633nはカレントミラーを構成するnチャンネル型トランジスタである。駆動用トランジスタ631aのソースードレイン(SD)にも同じ電流が流れ、631p1と631p2とで構成されるカレントミラー回路にも同じ電流値が流れ、各トランジスタ633nで構成されるカレントミラー回路にも同じ電流値が流れるので、出力端子O1、O2、O3、O4、O5、・・・は同一の電流が流れる定電流出力端子となる(カレント倍率が等しい場合)。

しかしながら、ICは、同一のマスクから同一のプロセスに基づいて 製造されても、半導体チップ上に形成されるトランジスタや抵抗などの 各素子の電気的特性は異なり、たとえ同一ICであっても、定電流出力 端子間では各出力電流にばらつきが存在する。このように、各定電流出 力端子の出力電流値にばらつきが生じると、発光素子の発光量などにば らつきが生じ、ディスプレイパネルでは表示むらが生じる。したがって、 ドライバIC14を使用して、有機EL表示パネルなどの発光素子を駆 動する場合は、定電流出力端子間のばらつきをできるだけ最小限にする ことが必要となる。

そこで、定電流出力端子間の出力電流のばらつきをできるだけ最小限にするための回路構成、レイアウト構成を有する電流駆動型ドライバI C (回路) 1 4 が望まれる。

第63図に、本発明の電流駆動方式のソースドライバ(回路) 14の 25 構成図を示す。第63図では、一例として電流源を3段構成(631、632、633)とした場合の多段式カレントミラー回路を示している。 第63図において、第1段の電流源631の電流値は、N個(ただし、 Nは任意の整数)の第2段電流源632にカレントミラー回路によりコ WO 03/027998 PCT/JP02/09668

ピーされる。更に、第2段電流源632の電流値は、M個(ただし、M は任意の整数)の第3段電流源633にカレントミラー回路によりコピ ーされる。この構成により、結果として第1段電流源631の電流値は、 N×M個の第3段電流源633にコピーされることになる。

例えば、QCIF形式の表示パネルのソース信号線18に1個のドラ イバ I C 1 4 で駆動する場合は、1 7 6 出力(ソース信号線が各 R G B で176出力必要なため)となる。この場合は、Nを16個とし、M= 11個とする。したがって、16×11=176となり、176出力に 対応できる。このように、NまたはMのうち、一方を8または16もし くはその倍数とすることにより、ドライバICの電流源のレイアウト設 10 計が容易になる。

5

15

第72図に示す電流駆動方式のソースドライバでは、第1段電流源6 3 1 の 電 流 値 を 直 接 N × M 個 の 第 3 段 電 流 源 に カ レ ン ト ミ ラ ー 回 路 で コピーしていたので、第1段電流源631のトランジスタ特性と第3段 電流源のトランジスタ特性とに差が生じると、それがそのまま電流値の ばらつきとなって、表示パネルの表示むらとなって現れていた。特に、 ソースドライバ14は、幅が2mm程度で長さが20mm程度という細 長い形状をしているので、中央部と両端ではトランジスタ特性のばらつ きが大きく、このような問題は顕著であると考えられる。

これに対して、第63図に示す多段式カレントミラー回路による電流 20 駆動方式のソースドライバ(回路)14では、前記したように、第1段 電流源631の電流値を直接N×M個の第3段電流源633にカレン トミラー回路でコピーするのではなく、中間に第2段電流源632を配 備しているので、そこでトランジスタ特性のばらつきを吸収することが 可能である。 25

特に、本発明は、第1段のカレントミラー回路(電流源631)と第 2段にカレントミラー回路(電流源632)を密接して配置するところ に特徴がある。第 1 段の電流源 6 3 1 から第 3 段の電流源 6 3 3 (つま

10

15

り、カレントミラー回路の2段構成)であれば、第1段の電流源631 と接続される第3段の電流源633の個数が多く、第1段の電流源63 1と第3段の電流源633とを密接して配置することができない。

本発明のソースドライバ14は、第1段のカレントミラー回路(電流源631)の電流を第2段のカレントミラー回路(電流源632)にコピーし、第2段のカレントミラー回路(電流源632)の電流を第3段にカレントミラー回路(電流源632)にコピーする構成である。この構成では、第72図の場合と比較して、第1段のカレントミラー回路(電流源631)に接続される第2段のカレントミラー回路(電流源632)の個数は少ない。したがって、第1段のカレントミラー回路(電流源631)と第2段のカレントミラー回路(電流源631)と第2段のカレントミラー回路(電流源632)とを密接して配置することができる。

密接してカレントミラー回路を構成するトランジスタを配置できれば、当然のことながら、トランジスタのばらつきは少なくなるから、コピーされる電流値のバラツキも少なくなる。また、第2段のカレントミラー回路(電流源632)に接続される第3段のカレントミラー回路(電流源633)の個数も少なくなる。したがって、第2段のカレントミラー回路(電流源632)と第3段のカレントミラー回路(電流源633)と密接して配置することができる。

20 つまり、全体として、第1段のカレントミラー回路(電流源631)、 第2段のカレントミラー回路(電流源632)、第3段のカレントミラー回路(電流源633)の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なく なり、出力端子からの電流信号のバラツキは極めて少なくなる(精度が高い)。

なお、本例では簡単のため多段式カレントミラー回路を3段構成で説明したが、この段数が大きければ大きいほど、電流駆動型表示パネルの

10

15

20

25

ソースドライバ14の電流ばらつきが小さくなることは言うまでもない。したがって、カレントミラー回路の段数は3段に限定するものではなく、3段以上であってもよい。

本発明において、電流源631、632、633と表現したり、カレントミラー回路と表現したりしているが、これらは同義に用いている。 つまり、電流源とは、本発明の基本的な構成概念であり、電流源を具体的に構成するとカレントミラー回路となるからである。したがって、電流源はカレントミラー回路のみに限定するものではなく、第72図に図示するようにオペアンプ722、トランジスタ631、および抵抗Rの組み合わせからなる電流回路でもよい。

第64図はさらに具体的なソースドライバ(回路)14の構造図である。第64図は第3の電流源633の部分を図示している。つまり、1つのソース信号線18に接続される出力部である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路(電流源634(1単位))で構成されており、その個数が画像データのビットに対応して、ビット重み付けされている。

なお、本発明のソースドライバ(回路)14を構成するトランジスタは、MOSタイプに限定するものではなく、バイポーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、ゲルマニウム半導体でもよい。また、基板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成したものでもよい。

第64図では、図から明らかであるが、本発明の1実施例として、6 ビットのデジタル入力の場合を示している。つまり、2の6乗であるから、64階調表示が可能である。このソースドライバ14をアレイ基板に積載することにより、赤(R)、緑(G)、青(B)が各64階調であるから、64×64×64=約26万色を表示できることになる。

第64図において、D0はLSB入力を示しており、D5はMSB入

20

25

力を示している。D0入力端子がHレベルのとき(正論理のとき)、スイッチ641a(オンオフ手段である。もちろん、単体トランジスタで構成してもよいし、PチャンネルトランジスタとNチャンネルトランジスタとを組み合わせたアナログスイッチなどでもよい)がオンする。すると、カレントミラーを構成する電流源(1単位)634に向かって電流が流れる。この電流はIC14内の内部配線643に流れる。この内部配線643はIC14の端子電極を介してソース信号線18に接続されているから、この内部配線643に流れる電流が画素16のプログラム電流となる。

10 D1入力端子がHレベルのとき(正論理のとき)、スイッチ641b がオンする。すると、カレントミラーを構成する2つの電流源(1単位)634に向かって電流が流れる。この電流はIC14内の内部配線643に流れる。この内部配線643はIC14の端子電極を介してソース信号線18に接続されているから、この内部配線643に流れる電流が15 画素16のプログラム電流となる。

他のスイッチ641でも同様である。D2入力端子がHレベルのとき (正論理のとき)は、スイッチ641cがオンする。すると、カレント ミラーを構成する4つの電流源(1単位)634に向かって電流が流れ る。D5入力端子がHレベルのとき(正論理のとき)は、スイッチ64 1fがオンする。すると、カレントミラーを構成する32の電流源(1 単位)634に向かって電流が流れる。

以上のように、外部からのデータ(D0~D5)に応じて、それに対応する電流源(1単位)に向かって電流が流れる。したがって、データに応じて、0個から63個の電流源(1単位)に電流が流れるように構成されている。なお、本発明は説明を容易にするため、電流源は6ビットの63個としているが、これに限定するものではない。8ビットの場合は、255個の単位電流源634を形成(配置)すればよい。また、4ビットの場合は、15個の単位電流源634を形成(配置)すればよ

5

10

15

20

25

い。単位電流源を構成するトランジスタ634は同一のチャンネル幅W、 チャンネル幅Lとする。このように同一のトランジスタで構成すること により、ばらつきの少ない出力段を構成することができる。

また、電流源634はすべてが、同一の電流を流すことに限定するものではない。たとえば、各電流源634を重み付けしてもよい。たとえば、1単位の電流源634と、2倍の電流源634と、4倍の電流源634などとを混在させて電流出力回路を構成してもよい。

しかし、電流源634を重み付けして構成すると、各重み付けした電流源が重み付けした割合にならず、バラツキが発生する可能性がある。 したがって、重み付けする場合であっても、各電流源は、1単位の電流源となるトランジスタを複数個形成することにより構成することが好ましい。

単位電流源 6 3 4 を構成するトランジスタの大きさは一定以上の大きさが必要である。トランジスタサイズが小さいほど出力電流のバラツキが大きくなる。ここで、トランジスタ 6 3 4 の大きさとは、チャンネル長しとチャンネル幅Wとをかけたサイズをいう。たとえば、W=3  $\mu$ m、L=4  $\mu$ mであれば、1 つの単位電流源を構成するトランジスタ 6 3 4 のサイズは、W×L=1 2 平方  $\mu$  mである。トランジスタサイズが小さくなるほどバラツキが大きくなるのはシリコンウエハの結晶界面の状態が影響しているためと考えられる。したがって、1 つのトランジスタが複数の結晶界面にまたがって形成されているとトランジスタの出力電流バラツキは小さくなる。

トランジスタサイズと出力電流のバラツキの関係を第117図に示す。第117図のグラフの横軸はトランジスタサイズ(平方 $\mu$ m)である。縦軸は、出力電流のバラツキ( $\sigma$ )を%で示したものである。ただし、出力電流のバラツキ%は、単位電流源(1つの単位トランジスタ)634を63個の組で形成し(63個形成し)、この組を多数組ウエハ上に形成し、出力電流のバラツキをもとめたものである。したがって、

10

15

20

25

グラフの横軸は、1つの単位電流源を構成するトランジスタサイズで図示しているが、実際の並列するトランジスタは63個あるので面積は63倍である。しかし、本発明は単位電流源634の大きさを単位として検討している。したがって、第117図において、30平方 $\mu$ mの単位トランジスタ634を63個形成したとき、その時の出力電流のバラツキは、0.5%となることを示している。

6 4 階調の場合は、100/64=1.5%である。したがって、出力電流バラツキは1.5%以内にする必要がある。第117図から1.5%以下にするためには、単位トランジスタのサイズは2平方 $\mu$ m以上にする必要がある(64階調は63個の2平方 $\mu$ mの単位トランジスタが動作する)。一方でトランジスタサイズには制限がある。ICチップサイズが大きくなる点と、1出力あたりの横幅に制限があるからである。この点から、単位電流源634のサイズの上限は、300平方 $\mu$ mである。したがって、64階調表示では、単位電流源634のサイズは、2平方 $\mu$ m以上300平方 $\mu$ m以下にする必要がある。

128階調の場合は、100/128=1%である。したがって、出力電流バラツキは1%以内にする必要がある。第117図から1%以下にするためには、単位トランジスタのサイズは8平方 $\mu$ m以上にする必要がある。したがって、128階調表示では、単位電流源634のサイズは、8平方 $\mu$ m以上300平方 $\mu$ m以下にする必要がある。

なお、第117図は1 $\sigma$ のバラツキデータである。3 $\sigma$ を基準とするならは、64階調の場合は、(100/64)/3=0.5%である。したがって、出力電流バラツキは0.5%以内にする必要がある。第117図から0.5%以下にするためには、単位トランジスタのサイズは30平方 $\mu$ m以上にする必要がある。一方でトランジスタサイズには制限がある。3 $\sigma$ を基準とするならは、64階調表示では、単位電流源634のサイズは、30平方 $\mu$ m以上300平方 $\mu$ m以下にする必要がある。実際には、多少のバラツキが発生しても画像表示でそのバラツキが

WO 03/027998 PCT/JP02/09668

認識されることはない。 64 階調表示では、 $2\sigma$  レベルの 15 平方  $\mu$  m 以上 300 平方  $\mu$  m以下で実用上は十分であった。

一般的に、階調数をKとし、単位トランジスタ 6 3 4 の大きさを S t (平方  $\mu$  m) としたとき、

5 40 ≦ K/(St)<sup>1/2</sup> かつ St ≦ 300の関係を満足させる。

さらに好ましくは、 $120 \le K/(St)^{1/2}$  かつ  $St \le 3$ 00の関係を満足させることが好ましい。

以上の例は、64階調で63個のトランジスタを形成した場合である。 64階調を127個の単位トランジスタ634で構成する場合は、単位トランジスタ634のサイズとは、2つの単位トランジスタ634を加えたサイズである。たとえば、64階調で、単位トランジスタ634のサイズが10平方 $\mu$ mであり、127個形成されていたら、第117図では単位トランジスタのサイズは $10\times2=20$ の欄をみる必要がある。同様に、64階調で、単位トランジスタ634のサイズが10平方 $\mu$ mであり、255個形成されていたら、第117図では単位トランジスタのサイズは $10\times4=40$ の欄をみる必要がある。

第64図の構成は第63図に図示する第3段のカレントミラー部である。したがって、第1の電流源631と第2段の電流源632とが別途形成されており、これらが密集(密接あるいは隣接)して配置されているのである。また、第2段の電流源632および第3段の電流源を構成するカラントミラー回路のトランジスタ633aも密集(密接あるいは隣接)して配置される。

20

なお、特に電流源(1単位)634は、密集して配置され、かつ微小25 な電流が流れる。したがって、EL表示パネルなどから放射される光(発光)が、電流源634(他に631、632、633も考慮すべきである)に照射されると、ホトコンダクタ現象(ホトコン)により誤動作を引き起こす。この課題に対応するため、チップの裏面に遮光膜を形成

5

10

する。また、基板に実装する箇所で、かつ、チップの電流源が形成された箇所に遮光膜を形成する(パネル基板の表面に金属薄膜、有機材料あるいは無機材料などからなる光吸収膜を形成する)。この遮光膜は、E L素子15に電流を供給するアノード配線、カソード配線を引き回す(I C チップ下に引き回す)ことにより、構成すれば形成が容易であり、低コスト化できる。この構成は、I C チップに限定されるものではない。低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜(C G S)、アモルファスシリコン技術を用いてソースドライバ14にも適用される。つまり、このソースドライバ14の裏面に遮光膜を形成する。

第2段のカレントミラー回路632を流れる電流は、第3段のカレントミラー回路を構成するトランジスタ633aにコピーされ、カレントミラー倍率が1倍の時は、この電流がトランジスタ633bに流れる。この電流は、最終段のトランジスタ634にコピーされる。

D0に対応する部分は、1個のトランジスタ634で構成されている 15 ので、最終段電流源のトランジスタ633に流れる電流値である。D1 に対応する部分は2個のトランジスタ634で構成されているので、最 終 段 電 流 源 の 2 倍 の 電 流 値 で あ る 。 D 2 は 4 個 の ト ラ ン ジ ス タ 6 3 4 で 構成されているので、最終段電流源の4倍の電流値である。以下同様に して、D5に対応する部分は32個のトランジスタで構成されているの 20 で、最終段電流源の32倍の電流値である。したがって、6ビットの画 像データD0、D1、D2、・・・、D5で制御されるスイッチを介し てプログラム電流Iwはソース信号線に出力される(電流を引き込む)。 したがって、6ビットの画像データD0、D1、D2、・・・、D5の ON、OFFに応じて、出力線には、最終段電流源633の1倍、2倍、 25 4倍、・・・、32倍の電流が加算されて出力される。すなわち、6ビ ットの画像データD0、D1、D2、・・・、D5により、最終段電流 源 6 3 3 の 0 ~ 6 3 倍 の 電 流 値 が 出 力 線 よ り 出 力 さ れ る ( ソ ー ス 信 号 線

10

15

20

25

18から電流を引き込む。

以上のように、最終段電流源633の整数倍の構成により、従来のW/Lの比例配分と比較して、より高精度に電流値を制御できる(各端子の出力バラツキがなくなる)。

ただし、この構成は、画素16を構成する駆動用TFT11aがPチャンネルで構成され、かつ、ソースドライバ14を構成する電流源(1単位)部634がNチャンネルトランジスタで構成されている場合である。他の場合(例えば、画素16の駆動用TFT11aがNチャンネルトランジスタで構成されている場合など)は、プログラム電流Iwが吐き出し電流となる構成も実施できることはいうまでもない。

なお、最終段電流源 6 3 3 の 0 ~ 6 3 倍の電流が出力されるとしたが、これは最終段電流源 6 3 3 のカレントミラー倍率が 1 倍のときである。カレントミラー倍率が 2 倍のときは、最終段電流源 6 3 3 の 0 ~ 1 2 6 倍の電流が出力され、カレントミラー倍率が 0 . 5 倍のときは、最終段電流源 6 3 3 の 0 ~ 3 1 . 5 倍の電流が出力される。以上のように、本発明は最終段電流源 6 3 3 あるいは、それより前段の電流源(6 3 1 、6 3 2 など)のカレントミラー倍率を変化させることにより、出力の電流値を容易に変更できる。また、以上の事項は、R、G、Bごとにカレントミラー倍率を変更する(異ならせる)ことも好ましい。たとえば、Rのみ、いずれかの電流源のカレントミラー倍率を他の色に対して(他の色に対応する電流源回路に対して)、変化(異ならせる)させてもよい。特に、E L 表示パネルは、各色(R、G、B あるいはシアン、イエロー、マゼンダ)ごとに発光効率などが異なる。したがって、各色でカレントミラー倍率を変化させることにより、ホワイトバランスを良好にできる。

電流源のカレントミラー倍率を他の色に対して(他の色に対応する電流源回路に対して)、変化させる(異ならせる)という事項は、固定的なものに限定されない。可変することも含まれる。可変は、電流源にカ

10

15

レントミラー回路を構成するトランジスタを複数形成しておき、外部からの信号によりカレント電流を流す前記トランジスタの個数を切り替えることにより実現できる。このように構成することにより、作製されたEL表示パネルの各色の発光状態を観察しながら、最適なホワイトバランスに調整することが可能になる。特に、本発明は、多数段に電流源(カレントミラー回路)を連結する構成である。したがって、第1段の電流源631と第2段の電流源632とのカレントミラー倍率を変化させると、少ない連結部(カレントミラー回路など)により容易に多数の出力の出力電流を変化できる。もちろん、第2段の電流源632と第3段の電流源633とのカレントミラー倍率を変化させるよりも、少ない連結部(カレントミラー回路など)により容易に多数の出力の出力電流を変化できることはいうまでもない。

なお、カレントミラー倍率を変化させるという概念は、電流倍率を変化 (調整) させるということである。したがって、カレントミラー回路 のみに限定されるものではない。たとえば、電流出力のオペアンプ回路、電流出力のD/A回路などでも実現できる。

以上に説明した事項は、本発明の他の実施例についても適用されることはいうまでもない。

第65図に、3段式カレントミラー回路による176出力(N×M=20 176)の回路図の一例を示す。第65図では、第1段カレントミラー回路による電流源631を親電流源、第2段カレントミラー回路による電流源632を子電流源、第3段カレントミラー回路による電流源633を孫電流源と記している。最終段カレントミラー回路である第3段カレントミラー回路による電流源の整数倍の構成により、176出力のばらつきを極力抑え、高精度な電流出力が可能である。もちろん、電流源631、632、633を密集して配置するという構成を忘れてはならない。

なお、ここで「密集して配置する」とは、第1の電流源631と第2

5

20

25

の電流源632とを少なくとも8mm以内の距離に配置(電流あるいは電圧の出力側と電流あるいは電圧の入力側)することをいう。さらには、5mm以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性(Vt、モビリティ(μ))差がほとんど発生しないからである。また、同様に、第2の電流源632および第3の電流源633(電流の出力側と電流の入力側)も少なくとも8mm以内の距離に配置する。さらに好ましくは、5mm以内の位置に配置することが好ましい。以上の事項は、本発明の他の実施例においても適用されることは言うまでもない。

この電流あるいは電圧の出力側と電流あるいは電圧の入力側とは、以下の関係を意味する。第66図の電圧受け渡しの場合は、第(I)段の電流源のトランジスタ631(出力側)と第(I+1)の電流源のトランジスタ632a(入力側)とを密集して配置する関係である。第67図の電流受け渡しの場合は、第(I)段の電流源のトランジスタ631
 a(出力側)と第(I+1)の電流源のトランジスタ632b(入力側)とを密集して配置する関係である。

なお、第65図、第66図などにおいて、トランジスタ631は1個としたが、これに限定するものではない。たとえば、小さなトランジスタ631を複数個形成し、この複数個のトランジスタのソースまたはドレイン端子を抵抗651と接続してもよい。小さなトランジスタを複数個並列に接続することのより、トランジスタのばらつきを低減することができる。

同様に、トランジスタ632aは1個としたが、これに限定するものではない。たとえば、小さなトランジスタ632aを複数個形成し、このトランジスタ632aの複数個のゲート端子を、トランジスタ631のゲート端子と接続してもよい。小さなトランジスタ632aを複数個並列に接続することにより、トランジスタ632aのばらつきを低減することができる。

25

したがって、本発明の構成としては、1つのトランジスタ631と複数個のトランジスタ632aとを接続する構成、複数個のトランジスタ631と1個のトランジスタ632aとを接続する構成、複数個のトランジスタ631と複数個のトランジスタ631と複数個のトランジスタ632aとを接続する構成が例示される。

以上の事項は、第68図のトランジスタ633aとトランジスタ633bとの構成にも適用される。1つのトランジスタ633aと複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続する構成、複数個のトランジスタ633bとを接続する構成が例示される。小さなトランジスタ633を複数個並列に接続することにより、トランジスタ633のばらつきを低減することができるからである。

また、以上の事項は、第68図のトランジスタ632a、632bと 15 の関係にも適用することができる。また、第64図のトランジスタ63 3bも複数個のトランジスタで構成することが好ましい。第73図、第 74図のトランジスタ633についても同様に複数個のトランジスタ で構成することが好ましい。

ここで、シリコンチップとしたが、これは、半導体チップの意味であ 20 る。したがって、ガリウム基板に形成されたチップ、ゲルマニウム基板 など形成された他の半導体チップも同様である。

さらには、低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜(CGS)、もしくはアモルファスシリコン技術を用いてソースドライバにも適用される。ただし、この場合は、パネルが比較的大型の場合が多い。パネルが大型であると多少のソース信号線18からの出力バラツキがあっても視覚的に認識されにくい。したがって、以上のガラス基板などに画素TFTと同時にソースドライバ14を形成する表示パネルでは、密集して配置するとは、第1の電流源63

WO 03/027998 PCT/JP02/09668

1と第2の電流源632とを少なくとも30mm以内の距離に配置(電流の出力側と電流の入力側)することをいう。さらには、20mm以内に配置することが好ましい。この範囲であれば、検討によりこの範囲に配置されたトランジスタの特性(Vt、モビリティ(μ))差がほとんど発生しないからである。また、同様に、第2の電流源632および第3の電流源633(電流の出力側と電流の入力側)も少なくとも30mm以内の距離に配置する。さらに好ましくは、20mm以内の位置に配置することが好ましい。

以上の説明は、理解を容易に、あるいは説明を容易にするため、カレ 10 ントミラー回路間では電圧により信号を受け渡すように説明をした。し かし、電流受け渡し構成にすることにより、よりばらつきの小さい電流 駆動型表示パネルの駆動用ドライバ回路(IC)14を実現することが できる。

第67図は電流受け渡し構成の実施例である。なお、第66図は電圧受け渡し構成の実施例である。 第66図、第67図とも回路図としては同じであり、レイアウト構成すなわち配線の引き回し方が異なる。第66図において、631は第1段電流源用Nchトランジスタ、632aは第2段電流源用Nchトランジスタ、632bは第2段電流源用Pchトランジスタである。

15

25

第67図において、631aは第1段電流源用Nchトランジスタ、632aは第2段電流源用Nchトランジスタ、632bは第2段電流源用Pchトランジスタである。

第66図では、可変抵抗651(電流を変化するために用いるものである)とNchトランジスタ631で構成される第1段電流源のゲート電圧が、第2段電流源のNchトランジスタ632aのゲートに受け渡されているので、電圧受け渡し方式のレイアウト構成となる。

一方、第67図では、可変抵抗651とNchトランジスタ631a で構成される第1段電流源のゲート電圧が、隣接する第2段電流源のN

20

25

chトランジスタ632aのゲートに印加され、その結果トランジスタに流れる電流値が、第2段電流源のPchトランジスタ632bに受け渡されているので、電流受け渡し方式のレイアウト構成となる。

なお、本発明の実施例では説明を容易にするため、あるいは理解を容易にするために、第1の電流源と第2の電流源との関係を中心に説明しているが、これに限定されるものではなく、第2の電流源と第3の電流源との関係、あるいはそれ以外の電流源との関係においても適用される(適用できる)ことは言うまでもない。

第66図に示した電圧受け渡し方式のカレントミラー回路のレイア つト構成では、カレントミラー回路を構成する第1段の電流源のNch トランジスタ631と第2段の電流源のNchトランジスタ632a が離れ離れになる(離れ離れになりやすいというべきではある)ので、 両者のトランジスタ特性に相違が生じやすい。したがって、第1段電流源の電流値が第2段電流源に正確に伝達されず、ばらつきが生じやすい。

それに対して、第67図に示した電流受け渡し方式のカレントミラー 回路のレイアウト構成では、カレントミラー回路を構成する第1段電流源のNchトランジスタ631aと第2段電流源のNchトランジスタ632aとが隣接している(隣接して配置しやすい)ので、両者のトランジスタ特性に相違は生じにくく、第1段電流源の電流値が第2段電流源に正確に伝達され、ばらつきが生じにくい。

以上のことから、本発明の多段式カレントミラー回路の回路構成(本発明の電流駆動方式のソースドライバ(IC)14)として、電圧受け渡しではなく、電流受け渡しとなるレイアウト構成とすることにより、よりばらつきが小さくでき好ましい。以上の実施例は本発明の他の実施例にも適用できることは言うまでもない。

なお、説明の都合上、第1段電流源から第2段電流源の場合を示したが、第2段電流源から第3段電流源、第3段電流源から第4段電流源、・・・の場合も同様であることは言うまでもない。

20

25

第68図は、第65図の3段構成のカレントミラー回路(3段構成の電流源)を、電流受け渡し方式にした場合の例を示している(したがって、第65図は電圧受け渡し方式の回路構成である)。

第68図では、まず、可変抵抗651とNchトランジスタ631で 基準電流(基準信号)が作成される。なお、可変抵抗651で基準電流 を調整するように説明しているが、実際は、ソースドライバ(回路)1 4内に形成(もしくは配置)された電子ボリウム回路によりトランジス タ631のソース電圧が設定され、調整されるように構成される。もし くは、第64図に図示するような多数の電流源(1単位)634から構 10 成される電流方式の電子ボリウムから出力される電流を直接にトラン ジスタ631のソース端子に供給することにより基準電流は調整され る(第69図を参照のこと)。

トランジスタ631による第1段電流源のゲート電圧が、隣接する第2段電流源のNchトランジスタ632aのゲートに印加され、その結果トランジスタに流れる電流値が、第2段電流源のPchトランジスタ632bによるゲート電圧が、隣接する第3段電流源のNchトランジスタ632bによるゲートに印加され、その結果トランジスタに流れる電流値が、第3段電流源のNchトランジスタ633bに受け渡される。第3段電流源のNchトランジスタ633bに受け渡される。第3段電流源のNchトランジスタ633bに受け渡される。第3段電流源のNchトランジスタ633bに受け渡される。第3段電流源のNchトランジスタ633bのゲートには第64図に図示する多数の電流源634が必要なビット数に応じて形成(配置)される。

第69図では、前記多段式カレントミラー回路の第1段電流源631 に、電流値調整用素子が具備されていることを特徴としている。この構成により、第1段電流源631の電流値を変化させることにより、出力電流をコントロールすることが可能となる。

トランジスタの Vt バラツキ (特性バラツキ) は、1 ウエハ内で1 0 0 m V 程度のばらつきがある。しかし、1 0 0  $\mu$  以内に近接して形成されたトランジスタの Vt バラツキは、少なくとも、1 0 m V 以下である

WO 03/027998 PCT/JP02/09668

(実測)。つまり、トランジスタを近接して形成し、カレントミラー回路を構成することにより、カレントミラー回路の出力電流バラツキを減少させることができる。したがって、ソースドライバの各端子の出力電流バラツキを少なくすることができる。

5 第110図はトランジスタの形成面積(平方ミリメートル)と、単体トランジスタの出力電流バラツキ(3σ)との測定結果を示している。出力電流バラツキとは、Vt電圧での電流バラツキである。黒点は所定の形成面積内に作製された評価サンプル(10-200個)のトランジスタ出力電流バラツキである。第110図のA領域(形成面積0.5平方10ミリメートル以内)内で形成されたトランジスタには、ほとんど出力電流のバラツキがない(ほぼ、誤差範囲の出力電流バラツキしかない。つまり、一定の出力電流が出力される)。逆に C領域(形成面積2.4平方ミリメートル以上)では、形成面積に対する出力電流のバラツキが急激に大きくなる傾向がある。B領域(形成面積0.5平方ミリメートル以上)では、形成面積に対する出力電流のバラツキはほぼ比例の関係にある。

ただし、出力電流の絶対値は、ウエハごとに異なる。しかし、この問題は、本発明のソースドライバ(IC)14において、基準電流を調整すること、あるいは所定値にすることにより対応できる。また、カレントミラー回路などの回路工夫で対応できる(解決できる)。

20

25

本発明は、入力デジタルデータ(D)により、単位トランジスタ634に流れる電流数を切り替えることによりソース信号線18に流れる電流量を変化(制御)する。階調数が64階調以上であれば、1/64=0.015であるから、理論的には、 $1\sim2%$ 以内の出力電流バラツキ以内にする必要がある。なお、1%以内の出力バラツキは、視覚的には判別することが困難になり、0.5%以下ではほぼ判別することができない(均一に見える)。

出力電流バラツキ(%)を1%以内にするためには、第110図の結

15

25

果に示すようにトランジスタ群(バラツキの発生を抑制すべきトランジスタ)の形成面積を 2 平方mm以内にする必要がある。さらに好ましくは、出力電流のバラツキ (つまり、トランジスタのV t バラツキ)を 0 . 5 %以内にすることが好ましい。第 1 1 0 図の結果に示すようにトランジスタ群 6 8 1 の形成面積を 1 . 2 平方mm以内にすればよい。なお、形成面積とは、縦×横の長さの面積である。たとえば、一例として、1 . 2 平方mmでは、1 mm×1 . 2 mmである。

なお、以上は、特に8ビット(256階調)以上の場合である。256階調以下の場合、たとえば、6ビット(64階調)の場合は、出力電流のバラツキは2%程度であっても良い(画像表示上、実状は問題がない)。この場合は、トランジスタ群681は、5平方ミリメートル以内に形成すればよい。また、トランジスタ群681(第68図では、トランジスタ群681aと681bの2つを図示している)の両方が、この条件を満足することを要しない。少なくとも一方が(3つ以上ある場合は、1つ以上のトランジスタ群681)この条件を満足するように構成すれば本発明の効果が発揮される。特に、下位のトランジスタ群681(681aが上位で、681bが下位の関係)に、関してこの条件を満足させることが好ましい。画像表示に問題が発生しにくくなるからである。

20 以上の事項は本発明の他の実施例においても適用され、また、本発明 の表示パネル、アレイ、表示装置などと組み合わせることができる。

本発明のソースドライバ(IC)14は、第68図に図示するように、 親、子、孫というように少なくとも複数の電流源を多段接続し、かつ各 電流源密配置にしている(もちろん、親、子の2段接続でもよい)。ま た、各電流源間(トランジスタ群681間)を電流受け渡しにしている。 具体的には、第68図の点線で囲った範囲(トランジスタ群681)を 密配置にする。このトランジスタ群681は電圧受け渡しの関係にある。 また、親の電流源631と子の電流源632aとは、ソースドライバ1

5

10

15

20

4 チップの略中央部に形成または配置する。チップの左右に配置された子の電流源を構成するトランジスタ632aと、子の電流源を構成するトランジスタ632bとの距離を比較的短くすることができるからである。つまり、最上位のトランジスタ群681aをICチップの略中央部に配置する。そして、ICチップ14の左右に、下位のトランジスタ群681bの個数がICチップの左右で略等しくなるように配置または、形成もしくは作製するのである。なお、以上の事項は、ICチップ14に限定されず、低温あるいは高温ポリシリコン技術で基板71に直接形成したソースドライバ14にも適用される。他の事項も同様である。

本発明では、トランジスタ群681aはICチップ14の略中央部に1つ構成または配置または形成あるいは作製されており、チップの左右に8個ずつトランジスタ群681bが形成されている(N=8+8、第63図を参照のこと)。子のトランジスタ群681bはチップの左右に等しくなるように、もしくは、チップ中央の親が形成された位置に対し、左側に形成または配置されたトランジスタ群681bの個数と、チップの右側に形成または配置されたトランジスタ群681bの個数との差が、4個以内となるように構成することが好ましい。さらには、チップの左側に形成または配置されたトランジスタ群681bの個数と、チップの右側に形成または配置されたトランジスタ群681bの個数との差が、1個以内となるように構成することが好ましい。以上の事項は、孫にあたるトランジスタ群(第68図では省略されているが)についても同様である。

親電流源631と子電流源632aとの間は電圧受け渡し(電圧接25 続)されている。したがって、トランジスタのVtバラツキの影響を受けやすい。そのため、トランジスタ群681aの部分を密配置する。このトランジスタ群681aの形成面積を、第110図で示すように2平方ミリメートル以内の面積に形成する。さらに好ましくは1.2平方ミ

リメートル以内に形成する。もちろん、階調数が64階調以下の場合は、 5平方ミリメートル以内でもよい。

トランジスタ群681aと子トランジスタ632bとの間は電流で データを受け渡し (電流受け渡し)しているので、多少、距離は離れて も構わない。この距離の範囲(たとえば、上位のトランジスタ群681 5 aの出力端から下位のトランジスタ681bの入力端までの距離)は、 先に説明したように、第2の電流源(子)を構成するトランジスタ63 2 a と第 2 の電流源(子)を構成するトランジスタ 6 3 2 b とを、少な くとも10mm以内の距離に配置する。好ましくは8mm以内に配置ま たは形成する。さらには、5mm以内に配置することが好ましい。この 10 範囲であれば、検討によりシリコンチップ内で配置されてトランジスタ の特性(Vt、モビリティ(μ))差が、電流受け渡しではほとんど影 響しないからである。特に、この関係は、下位のトランジスタ群で実施 することが好ましい。たとえば、トランジスタ群681aが上位で、そ の下位にトランジスタ群681b、さらにその下位にトランジスタ群6 15 81cがあれば、トランジスタ群681bとトランジスタ群681cの 電流受け渡しがこの関係を満足させる。したがって、すべてのトランジ スタ群681がこの関係を満足させることに、本発明が限定されるもの ではない。少なくとも1組のトランジスタ群681がこの関係を満足さ せるようにすればよい。特に、下位の方が、トランジスタ群681の個 20 数が多くなるからである。

第3の電流源(孫)を構成するトランジスタ633aと第3の電流源を構成するトランジスタ633bについても同様である。なお、電圧受け渡しでも、ほぼ適用することができることは言うまでもない。

25 トランジスタ群 6 8 1 b はチップの左右方向(長手方向、つまり、出力端子 7 6 1 と対面する位置)に形成または作製あるいは配置されている。このトランジスタ群 6 8 1 b の個数 M は、本発明では 1 1 個 (第 6 3 図を参照)である。

WO 03/027998 PCT/JP02/09668

子電流源 6 3 2 b と孫電流源 6 3 3 a との間は電圧受け渡し(電圧接続)されている。そのため、トランジスタ群 6 8 1 a と同様にトランジスタ群 6 8 1 b の部分を密配置する。このトランジスタ群 6 8 1 b の形成面積を、第 1 1 0 図で示すように 2 平方ミリメートル以内とする。さらに好ましくは 1 . 2 平方ミリメートル以内とする。ただし、このトランジスタ群 6 8 1 b 部分の V t が少しでもばらつくと画像として認識されやすい。したがって、ほとんどバラツキが発生しないように、形成面積は第 1 1 0 図の A 領域(0 . 5 平方ミリメートル以内)にすることが好ましい。

5

20

25

10 トランジスタ群681bを構成する孫トランジスタ633aとトランジスタ633bとの間は電流でデータを受け渡し(電流受け渡し)しているので、多少、距離が離れても構わない。この距離の範囲についても先の説明と同様である。第3の電流源(孫)を構成するトランジスタ633aと第2の電流源(孫)を構成するトランジスタ633bとを、少なくとも8mm以内の距離に配置する。さらには、5mm以内に配置することが好ましい。

第69図に、前記電流値制御用素子として、電子ボリウムで構成した場合を示す。電子ボリウムは抵抗691(電流制限および各基準電圧を作成する。抵抗691はポリシリコンで形成する)、デコーダ692、レベルシフタ693などで構成される。なお、電子ボリウムは電流を出力する。トランジスタ641はアナログスイッチ回路として機能する。また、電子ボリウム回路は、EL表示パネルの色数に応じて形成(もしくは配置)する。たとえば、RGBの3原色であれば、各色に対応する3つの電子ボリウム回路を形成(もしくは配置)し、各色を独立に調整できるようにすることが好ましい。しかし、1つの色を基準にする(固定する)場合は、色数-1分の電子ボリウム回路を形成(もしくは配置)する。

第76図は、RGBの3原色を独立に基準電流を制御する抵抗素子6

5

15

20

25

51を形成(配置)した構成である。もちろん、抵抗素子651は電子ボリウムに置き換えてもよいことは言うまでもない。電流源631、電流源632などの親電流源、子電流源など基本(根本)となる電流源は第76図に図示する領域に電流出力回路704に密集して配置する。密集して配置することにより、各ソース信号線18からの出力バラツキが低減する。第76図に図示するようにICチップ(回路)14の中央部に電流出力回路704に配置することにより、ICチップ(回路)14の左右に電流源631、632などから電流を均等に分配することが容易となる。したがって、左右の出力バラツキが発生しにくい。

10 ただし、中央部に電流出力回路704に配置することに限定するものではない。ICチップの片端もしくは両端に形成してもよい。また、出力段回路と平行に形成してもよい。

電流出力回路704は、R、G、Bごとに形成(配置)し、かつ、こ のRGBの電流出力回路704R、704G、704Bも近接して配置 する。また、各色(R、G、B)に、第73図に図示する低電流領域の 基準電流INLを調整し、また、第74図に図示する低電流領域の基準 電流INHを調整する(第79図も参照のこと)。したがって、Rの電 流出力回路704Rには低電流領域の基準電流INLを調整するボリ ウム(もしくは、電圧出力もしくは電流出力の電子ボリウム)651R Lが配置され、高電流領域の基準電流INHを調整するボリウム(もし くは、電圧出力もしくは電流出力の電子ボリウム)651RHが配置さ れる。同様に、Gの電流出力回路704Gには低電流領域の基準電流Ⅰ NLを調整するボリウム(もしくは、電圧出力もしくは電流出力の電子 ボリウム)651GLが配置され、高電流領域の基準電流INHを調整 するボリウム(もしくは、電圧出力もしくは電流出力の電子ボリウム) 651GHが配置される。また、Bの電流出力回路704Bには低電流 領域の基準電流INLを調整するボリウム(もしくは、電圧出力もしく は電流出力の電子ボリウム)651BLが配置され、高電流領域の基準

10

電流 I N H を調整するボリウム(もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 B H が配置される。

なお、ボリウム 6 5 1 などは、E L 素子 1 5 の温度特性を補償できるように、温度で変化するように構成することが好ましい。また、第 7 9 図に示すガンマ特性で、折れ曲がり点が 2 点以上あるときは、各色の基準電流を調整する電子ボリウムあるいは抵抗などは 3 個以上にしてもよいことは言うまでもない。

I C チップの出力端子には、出力パッド761が形成または配置されている。この出力パッドと、表示パネルのソース信号線18とが接続される。出力バッド761は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ(突起)が形成されている。突起の高さは10 $\mu$ m以上40 $\mu$ m以下の高さにする。

前記バンプと各ソース信号線18とは導電性接合層(図示せず)を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀(Ag)、金(Au)、ニッケル(Ni)、カーボン(C)、酸化錫(SnO2)などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層は、転写等の技術でバンプ上に形成する。また、バンブとソース信号線18とをACF樹脂で熱圧着する。なお、バンプあるいは出力パッド761とソース信号線18との接続は、以上の方式に限定するものではない。また、アレイ基板上にIC14を積載せず、フィルムキャリヤ技術を用いてもよい。また、ポリイミドフィルム等を用いてソース信号線18などと接続しても良い。

第69図において、入力された4ビットの電流値制御用データ(D 25 I)は、4ビットデコーダ回路692でデコードされる(分割数が64 必要であれば、6ビットにすることは言うまでもない。ここでは説明を 容易にするため、4ビットとして説明をする)。その出力はレベルシフ 夕回路693により、ロジックレベルの電圧値からアナログレベルの電

20

25

圧値に昇圧され、アナログスイッチ641に入力される。

電子ボリウム回路の主構成部は、固定抵抗R 0 6 9 1 a と 1 6 個の単位抵抗 r 6 9 1 b で構成されている。デコーダ回路 6 9 2 の出力は、1 6 個のアナログスイッチ 6 4 1 のいずれかに接続されており、デコーダ 回路 6 9 2 の出力により、電子ボリウムの抵抗値が定まるように構成されている。すなわち、例えば、デコーダ回路 6 9 2 の出力が 4 であれば、電子ボリウムの抵抗値はR 0 + 5 r となる。この電子ボリウムの抵抗は、第 1 段電流源 6 3 1 の負荷となっており、アナログ電源 A V d d にプルアップされている。したがって、この電子ボリウムの抵抗値が変化する と、第 1 段電流源 6 3 1 の電流値が変化し、その結果、第 2 段電流源 6 3 2 の電流値が変化し、その結果、第 3 段電流源 6 3 3 の電流値も変化して、ドライバ I C の出力電流はコントロールされることになる。

なお、説明の都合上、電流値制御用データは4ビットとしたが、これは4ビットに固定されるものではなく、ビット数が多ければ多いほど、電流値の可変数が多くなることは言うまでもない。また、多段式カレントミラーの構成を3段として説明したが、これも3段に固定されるものではなく、任意の段数でもかまわないことは言うまでもない。

また、温度変化により、EL素子の発光輝度が変化するという課題に対して、電子ボリウム回路の構成として、温度により抵抗値が変化する外付け抵抗691aを具備させることが好ましい。温度により抵抗値が変化する外付け抵抗とは、サーミスタ、ポジスタなどが例示される。一般に、素子に流れる電流に応じて輝度が変化する発光素子は、温度特性を持っており、同じ電流値を流しても、その発光輝度は温度により変化する。そこで、温度により抵抗値が変化する外付け抵抗691aを電子ボリウムに付けることにより、定電流出力の電流値を温度により変化さることができ、温度が変化しても発光輝度を常に一定にすることができる。

なお、前記多段式カレントミラー回路を、赤(R)用、緑(G)用、

10

15

20

青(B)用の3系統に分離することが好ましい。一般に有機EL等の電流駆動型発光素子では、R、G、Bで発光特性が異なる。従って、R、G、Bで同じ輝度にするためには、発光素子に流す電流値をR、G、Bでそれぞれ調整する必要がある。また、有機EL表示パネル等の電流駆動型発光素子では、R、G、Bで温度特性が異なる。従って、温度特性を補正するために形成または配置したサーミスタ等の外部補助素子の特性も、R、G、Bでそれぞれ調整する必要がある。

本発明では、前記多段式カレントミラー回路が、R用、G用、B用の3系統に分離されているので、発光特性や温度特性をR、G、Bでそれぞれ調整することができ、最適なホワイトバランスを得ることが可能である。

先にも説明しているが、電流駆動方式では、黒表示時で、画素に書き込む電流が小さい。そのため、ソース信号線18などに寄生容量があると、1水平走査期間(1H)に画素16に十分な電流を書き込むことができないという問題点があった。一般に、電流駆動型発光素子では、黒レベルの電流値は数nA程度と微弱であるため、その信号値で数10pF程度あると思われる寄生容量(配線負荷容量)を駆動することは困難である。この課題を解決するためには、ソース信号線18に画像データを書き込む前に、プリチャージ電圧を印加し、ソース信号線18の電位レベルを画素のTFT11aの黒表示電流(基本的にはTFT11aはオフ状態)にすることが有効である。このプリチャージ電圧の形成(作成)には、画像データの上位ビットをデコードすることにより、黒レベルの定電圧出力を行うことが有効である。

第70図に、本発明のプリチャージ機能を有した電流出力方式のソー 25 スドライバ(IC)14の一例を示す。第70図では、6ビットの定電 流出力回路の出力段にプリチャージ機能を搭載した場合を示している。 第70図において、プリチャージ制御信号は、画像データD0~D5の 上位3ビットD3、D4、D5がすべて0である場合をNOR回路70

5

10

15

20

2でデコードし、水平同期信号HDによるリセット機能を有するドットクロックCLKのカウンタ回路701の出力とのAND回路703をとり、一定期間黒レベル電圧Vpを出力するように構成されている。他の場合は、第68図などで説明した電流出力段704からの出力電流がソース信号線18に印加される(ソース信号線18からプログラム電流Iwを吸収する)。この構成により、画像データが黒レベルに近い0階調目~7階調目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示を0階調目とし、完全白表示を63階調目とする(64階調表示の場合)。

なお、プリチャージを行う階調は、黒表示領域に限定すべきである。 つまり、書き込み画像データを判定し、黒領域階調(低輝度、つまり、 電流駆動方式では、書き込み電流が小さい(微小))を選択しプリチャ ージする(選択プリチャージ)。全階調データに対し、プリチャージす ると、今度は、白表示領域で、輝度の低下(目標輝度に到達しない)が 発生する。また、画像に縦筋が表示される。

好ましくは、階調データの階調 0 から 1 / 8 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から7 階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む)。さらに、好ましくは、階調データの階調 0 から 1 / 1 6 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の場合では、0 階調目から3 階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)。

特に黒表示で、コントラストを高くするためには、階調0のみを検出 25 してプリチャージする方式も有効である。これにより、極めて黒表示が 良好になる。問題は、画面全体が階調1、2の場合に画面が黒浮きして 見えることである。したがって、階調データの階調0から1/8の領域 の階調と、一定の範囲で選択プリチャージを行う。

5

10

15

20

25

なお、プリチャージの電圧、階調範囲は、R、G、Bで異ならせることも有効である。EL表示素子15は、R、G、Bで発光開始電圧、発光輝度が異なっているからである。たとえば、Rは、階調データの階調0から1/8の領域の階調で、選択プリチャージを行う(たとえば、64階調の場合では、01階調目から7階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)。他の色(G、B)は、階調データの階調0から1/16の領域の階調で、選択プリチャージを行う(たとえば、64階調の場合では、0階調目から3階調目までの画像データのとき、プリチャージを行ってから、画像データを書き込む)などの制御を行う。また、プリチャージ電圧も、Rは7(V)であれば、他の色(G、B)は、7.5(V)の電圧をソース信号線18に書き込むようにする。最適なプリチャージ電圧は、EL表示パネルの製造ロットで異なることが多い。したがって、プリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。

また、全くプリチャージしない第0モード、階調0のみをプリチャージする第1モード、階調0から階調3の範囲でプリチャージする第2モード、階調0から階調7の範囲でプリチャージする第3モード、全階調の範囲でプリチャージする第4モードなどを設定し、これらをコマンドで切り替えるように構成することが好ましい。これらは、ソースドライバ(IC)14内においてロジック回路を構成(設計)することにより容易に実現できる。

第75図は選択プリチャージ回路部の具体化構成図である。PVはプリチャージ電圧の入力端子である。外部入力あるいは、電子ボリウム回路により、R、G、Bで個別のプリチャージ電圧が設定される。なお、R、G、Bで個別のプリチャージ電圧を設定するとしたがこれに限定するものではない。R、G、Bで共通であってもよい。プリチャージ電圧は、画素16の駆動TFT11aのVtに相関するものであり、この画

10

25

PCT/JP02/09668

素16はR、G、B画素で同一だからである。逆には、画素16の駆動 TFT11aのW/L比などがR、G、Bで異ならせている(異なった 設計となっている)場合は、プリチャージ電圧を異なった設計に対応し て調整することが好ましい。たとえば、Lが大きくなれば、TFT11 aのダイオード特性は悪くなり、ソースードレイン(SD)電圧は大き くなる。したがって、プリチャージ電圧は、ソース電位(Vdd)に対 して低く設定する必要がある。

148

15 スイッチ 6 4 1 a はプリチャージイネーブル(PEN)信号、選択プリチャージ信号(PSL)、および第 7 4 図のロジック信号の上位 3 ビット(H 5、 H 4、 H 3)で制御される。一例としたロジック信号の上位 3 ビット(H 5、 H 4、 H 3)の意味は、上位 3 ビットが"0"のときに選択プリチャージが実施されるようにしたためである。つまり、下20 位 3 ビットが"1"のとき(階調 0 から階調 7)を選択してプリチャージが実施されるように構成している。

なお、この選択プリチャージは、階調0のみをプリチャージするとか、 階調0から階調7の範囲でプリチャージするなどのように固定しても よいが、低階調流域(第79図の階調0から階調R1もしくは階調(R 1-1))を選択プリチャージするというように、低階調領域と連動さ せてもよい。つまり、選択プリチャージは、低階調領域が階調0から階 調R1の時はこの範囲で実施し、低階調領域が階調0から階調R2の時 はこの範囲で実施するように連動させて実施する。なお、この制御方式

10

15

20

25

の方が他の方式に比較して、ハード規模が小さくなる。

また、プリチャージ印加時間は、R、G、Bで異ならせたりすること も良好な結果が得られる。たとえば、Rのプリチャージ時間をG、Bの プリチャージ時間よりも長くするなどである。これは、有機ELなどで は、RGBの各材料で発光開始時間などが異なるからである。また、次 にソース信号線18に印加する画像データにより、プリチャージ電圧P V印加時間を可変することによっても良好な結果が得られる。たとえば、 完全黒表示の階調0では印加時間を長くし、階調4ではそれよりも短く するなどである。また、1 H 前の画像データと次に印加する画像データ の差を考慮して、印加時間を設定することも良好な結果を得ることがで きる。たとえば、1H前にソース信号線に画素を白表示にする電流を書 き込み、次の1Hに、画素に黒表示にする電流を書き込む場合は、プリ チャージ時間を長くする。黒表示の電流は微小であるからである。逆に、 1H前にソース信号線に画素を黒表示にする電流を書き込み、次の1H に、白素に黒表示にする電流を書き込む場合は、プリチャージ時間を短 くするか、もしくはプリチャージを停止する(行わない)。白表示の書 き込み電流は大きいからである。

また、印加する画像データに応じてプリチャージ電圧を変化させることも有効である。黒表示の書き込み電流は微小であり、白表示の書き込

10

15

20

25

み電流は大きいからである。したがって、低階調領域になるにしたがって、プリチャージ電圧を高く(Vddに対して。なお、画素TFT11 aがPチャンネルのとき)し、高階調領域になるにしたがって、プリチャージ電圧を低く(画素TFT11aがPチャンネルのとき)する。

プログラム電流オープン端子(PO端子)が"0"のときは、スイッチ641bがオフ状態となり、IL端子およびIH端子とソース信号線18とは切り離される(Iout端子が、ソース信号線18と接続されている)。したがって、プログラム電流Iwはソース信号線18には流れない。PO端子はプログラム電流Iwをソース信号線に印加している時は、"1"とし、スイッチ641bをオンして、プログラム電流Iwをソース信号線18に流す。

PO端子に"0"を印加し、スイッチ 641bをオープンにするときは、表示領域のいずれの画素行も選択されていない時である。電流源 634は入力データ(D0~D5)に基づいて電流をたえず、ソース信号線 18から引き込んでいる。この電流が選択された画素 16のVdd端子からTFT11aを介してソース信号線 18に流れ込む電流である。したがって、いずれの画素行も選択されていないときは、画素 16からソース信号線 18に電流が流れる経路がない。いずれの画素行も選択されていない時とは、任意の画素行が選択され、次の画素行が選択されるまでの間に発生する。なお、このようないずれの画素(画素行)も選択されず、ソース信号線 18に流れ込む(流れ出す)経路がない状態を、全非選択期間と呼ぶ。

この状態で、IOUT端子がソース信号線18に接続されていると、オンしている単位電流源634(実際にはオンしているのはD0~D5端子のデータにより制御されるスイッチ641であるが)に電流が流れる。そのため、ソース信号線18の寄生容量に充電された電荷が放電し、ソース信号線18の電位が、急激に低下する。

以上のように、ソース信号線18の電位が低下すると、本来ソース信

号線18に書き込む電流により、元の電位まで回復するのに時間を要するようになってしまう。

この課題を解決するため、本発明は、全非選択期間に、PO端子に "0"を印加し、第75図のスイッチ641bをオフとして、IOUT 端子とソース信号線18とを切り離す。これにより、ソース信号線18 から電流源634に電流が流れ込むことはなくなるから、全非選択期間 にソース信号線18の電位変化は発生しない。以上のように、全非選択期間にPO端子を制御し、ソース信号線18から電流源を切り離すことにより、良好な電流書き込みを実施することができる。

また、画面に白表示領域(一定の輝度を有する領域)の面積(白面積) 10 と、黒表示領域(所定以下の輝度の領域)の面積(黒面積)とが混在し、 白面積と黒面積との割合が一定の範囲のとき、プリチャージを停止する という機能を付加することは有効である(適正プリチャージ)。この一 定の範囲で、画像に縦筋が発生するからである。もちろん、逆に一定の 範囲で、プリチャージするという場合もある。また、画像が動いたとき、 15 画像がノイズ的になるからである。適正プリチャージは、演算回路で白 面積と黒面積とに該当する画素のデータをカウント(演算)することに より、容易に実現することができる。また、適正プリチャージは、R、 G、Bで異ならせることも有効である。EL表示素子15は、R、G、 Bで発光開始電圧、発光輝度が異なっているからである。たとえば、R 20 は、所定輝度の白面積:所定輝度の黒面積の比が1:20以上でプリチ ャージを停止または開始し、GとBは、所定輝度の白面積:所定輝度の 黒面積の比が1:16以上でプリチャージを停止または開始するとい う構成である。なお、実験および検討結果によれば、有機ELパネルの 場合、所定輝度の白面積:所定輝度の黒面積の比が1:100以上(つ 25 まり、黒面積が白面積の100倍以上)でプリチャージを停止すること が好ましい。さらには、所定輝度の白面積:所定輝度の黒面積の比が 1:200以上(つまり、黒面積が白面積の200倍以上)でプリチャ

ージを停止することが好ましい。

WO 03/027998

20

プリチャージ電圧PVは、画素16の駆動TFT11aがPチャンネルの場合、Vdd(第1図を参照)に近い電圧をソースドライバ(IC)14から出力する必要がある。しかし、このプリチャージ電圧PVがVddに近いほど、ドライバ回路(IC)14は高耐圧プロセスの半導体を使用する必要がある(高耐圧といっても、5(V)~10(V)であるが、しかし、5(V)耐圧を超えると、半導体プロセス価格は高くなる点が課題である。したがって、5(V)耐圧のプロセスを採用することにより高精細、低価格のプロセスを使用することができる)。

10 画素 1 6 の駆動用TFT 1 1 a のダイオード特性が良好で白表示の オン電流が確保された場合、5 (V)以下であれば、ソースドライバ1 4 も 5 (V)プロセスを使用できるから問題は発生しない。しかし、ダ イオード特性が 5 (V)を越えると、問題となる。特に、プリチャージ は、TFT 1 1 a のソース電圧 V d d に近いプリチャージ電圧 P V を印 15 加する必要があるので、I C 1 4 から出力することができなくなる。

第92図は、この課題を解決するパネル構成である。第92図では、アレイ71側にスイッチ回路641を形成している。ソースドライバ14からは、スイッチ641のオンオフ信号を出力する。このオンオフ信号は、アレイ71に形成されたレベルシフト回路693で昇圧され、スイッチ641をオンオフ動作させる。なお、スイッチ641およびレベルシフト回路693が画素のTFTを形成するプロセスで同時に、もしくは順次に、形成する。もちろん、外付け回路(IC)で別途形成し、アレイ71上に実装などしてもよい。

オンオフ信号は、先に説明(第75図など)したプリチャージ条件に 25 基づいて、IC14の端子761aから出力される。したがって、プリチャージ電圧の印加、駆動方法は第92図の実施例においても適用できることは言うまでもない。端子761aから出力される電圧(信号)は、 5 (V)以下と低い。この電圧(信号)がレベルシフタ回路693でス

10

15

20

イッチ641のオンオフロジックレベルまで振幅が大きくされる。

以上のように構成することにより、ソースドライバ(IC)14はプログラム電流IWを駆動できる動作電圧範囲の電源電圧で十分になる。プリチャージ電圧PVは、動作電圧が高いアレイ基板71で課題はなくなる。したがって、プリチャージもVdd電圧まで十分印加できるようになる。

第89図のスイッチ回路641もソースドライバ(IC)14内に形成(配置)するとなると耐圧が問題となる。たとえば、画素16のVdd電圧が、IC14の電源電圧よりも高い場合、IC14の端子761にIC14を破壊するような電圧が印加される危険があるからである。

この課題を解決する実施例が第91図の構成である。アレイ基板71 にスイッチ回路641を形成(配置)している。スイッチ回路641の 構成などは第92図で説明した構成、仕様などと同一または近似である。

スイッチ641はIC14の出力よりも先で、かつソース信号線18 の途中に配置されている。スイッチ641がオンすることにより、画素16をプログラムする電流Iwがソースドライバ(IC)14に流れ込む。スイッチ641がオフすることにより、ソースドライバ(IC)14はソース信号線18から切り離される。このスイッチ641を制御することにより、第90図に図示する駆動方式などを実施することができる。

第92図と同様に端子761aから出力される電圧(信号)は、5 (V)以下と低い。この電圧(信号)がレベルシフタ回路693でスイッチ641のオンオフロジックレベルまで振幅が大きくされる。

以上のように構成することにより、ソースドライバ(IC)14はプログラム電流Iwを駆動できる動作電圧範囲の電源電圧で十分になる。また、スイッチ641もアレイ71の電源電圧で動作するため、画素16からVdd電圧がソース信号線18に印加されてもスイッチ641が破壊することはなく、また、ソースドライバ(IC)14が破壊され

ることもない。

5

10

25

なお、第91図のソース信号線18の途中に配置(形成)されたスイッチ641とプリチャージ電圧PV印加用スイッチ641の双方をアレイ基板71に形成(配置)してもよいことは言うまでもない(第91図+第92図の構成)。

以前にも説明したが、第1図のように画素16の駆動用TFT11a、選択TFT(11b、11c)がPチャンネルTFTの場合は、突き抜け電圧が発生する。これは、ゲート信号線17aの電位変動が、選択TFT(11b、11c)のG-S容量(寄生容量)を介して、コンデンサ19の端子に突き抜けるためである。Pチャンネルトランジスタ11bがオフするときにはVgh電圧となる。そのため、コンデンサ19の端子電圧がVdd側に少しシフトする。そのため、トランジスタ11aのゲート(G)端子電圧は上昇し、より黒表示となる。

しかし、反面、第1階調の完全黒表示は実現できるが、第2階調などは表示しにくいことになる。もしくは、第1階調から第2階調まで大きく階調飛びが発生したり、特定の階調範囲で黒つぶれが発生したりする。この課題を解決する構成が、第71図の構成である。出力電流値を嵩上げする機能を有することを特徴としている。嵩上げ回路711の主たる目的は、突き抜け電圧の補償である。また、画像データが黒レベル0であっても、ある程度(数10nA)電流が流れるようにし、黒レベルの調整にも用いることができる。

基本的には、第71図は、第64図の出力段に嵩上げ回路(第71図の点線で囲まれた部分)を追加したものである。第71図は、電流値嵩上げ制御信号として3ビット(K0、K1、K2)を仮定したものであり、この3ビットの制御信号により、孫電流源の電流値の0~7倍の電流値を出力電流に加算することが可能である。

以上が本発明のソースドライバ(IC)14の基本的な概要である。 以後、さらに詳細に本発明のソースドライバ(IC)14について説明 をする。

5

15

20

25

E L 素子 1 5 に流す電流 I (A)と発光輝度 B (nt)とは線形の関 係がある。つまり、EL素子15に流す電流I(A)と発光輝度B(n t)とは比例する。電流駆動方式では、1ステップ(階調刻み)は、電 流(電流源634(1単位))である。

人間の輝度に対する視覚は2乗特性をもっている。つまり、2乗の曲 線で変化するとき、明るさは直線的に変化しているように認識される。 しかし、第83図の関係であると、低輝度領域でも高輝度領域でも、E L素子15に流す電流I(A)と発光輝度B(nt)とは比例する。し たがって、1 ステップ刻みずつ変化させると、低階調部(黒領域)では、 10 1ステップに対する輝度変化が大きい(黒飛びが発生する)。高階調部 (白領域) は、ほぼ2乗カーブの直線領域と一致するので、1ステップ に対する輝度変化は等間隔で変化しているように認識される。以上のこ とから、電流駆動方式(1ステップが電流刻みの場合)において(電流 駆動方式のソースドライバ(IC)14において)、黒表示領域が課題 となる。

この課題に対して、本発明は、第79図に図示するように、低階調領 域(階調O(完全黒表示)から階調(R1))の電流出力の傾きを小さ くし、高階調領域(階調(R1)から最大階調(R))の電流出力の傾 きを大きくする。つまり、低階調領域では、1階調あたりに(1ステッ プ) 増加する電流量を小さくする。高階調領域では、1 階調あたりに(1 ステップ)増加する電流量を大きくする。第79図の2つの階調領域で 1ステップあたりに変化する電流量を異ならせることにより、階調特性 が2乗カーブに近くなり、低階調領域での黒飛びの発生はない。以上の 第79図などに図示する、階調-電流特性カーブをガンマカーブと呼ぶ。

なお、以上の実施例では、低階調領域および高階調領域の2段階の電 流傾きとしたが、これに限定するものではない。3段階以上であっても 良いことは言うまでもない。しかし、2段階の場合は回路構成が簡単に

なるので好ましい。

WO 03/027998

5

10

15

25

本発明の技術的思想は、電流駆動方式のソースドライバ(IC)などにおいて(基本的には電流出力で階調表示を行う回路である。したがって、表示パネルがアクティブマトリックス型に限定されるものではなく、単純マトリックス型も含まれる。)、階調1ステップあたりの電流増加量を複数存在させることである。

ELなどの電流駆動型の表示パネルは、印加される電流量に比例して表示輝度が変化する。したがって、本発明のソースドライバ(IC) 14では、1つの電流源(1単位)634に流れるもととなる基準電流を調整することにより、容易に表示パネルの輝度を調整することができる。EL表示パネルでは、R、G、Bで発光効率が異なり、また、NTSC基準に対する色純度がずれている。したがって、ホワイトバランスを最適にするためにはRGBの比率を適正に調整する必要がある。調整は、RGBのそれぞれの基準電流を調整することにより行う。たとえば、Rの基準電流を2 $\mu$ Aにし、Gの基準電流を1.5 $\mu$ Aにし、Bの基準電流を3.5 $\mu$ Aにする。なお、本発明のドライバでは、第67図におけ

る第1段の電流源631のカラントミラー倍率を小さくし(たとえば、 基準電流が1μΑであれば、トランジスタ632bに流れる電流を1/ 100の10nAにするなど)、外部から調整する基準電流の調整精度 20 をラフにできるようにし、かつ、チップ内の微小電流の精度を効率よく 調整できるように構成している。

第79図のガンマカーブを実現できるように、本発明のソースドライバは、低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。また、RGBで独立に調整できるように、RGBでとに低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。もちろん、1色を固定し、他の色の基準電流を調整することによりホワイトバランスを調整する時は、2色(たとえば、Gを固定している場合は、R、B)を調整する低階調領域の基準電流の

15

20

調整回路および高階調領域の基準電流の調整回路を具備させればよい。電流駆動方式は、第83図にも図示したように、ELに流す電流Iと輝度の関係は直線の関係がある。したがって、RGBの混合によるホワイトバランスの調整は、所定の輝度の一点でRGBの基準電流を調整するだけでよい。つまり、所定の輝度の一点でRGBの基準電流を調整し、ホワイトバランスを調整すれば、基本的には全階調にわたりホワイトバランスがとれている。

しかし、第79図のガンマカーブの場合は、少し注意が必要である。まず、RGBのホワイトバランスを取るためには、ガンマカーブの折れ曲がり位置(階調R1)をRGBで同一にする必要がある(逆に言えば、電流駆動方式では、ガンマカーブの相対的な関係をRGBで同一にできるということになる)。また、低階調領域の傾きと高階調領域の傾きとの比率をRGBで、一定にする必要がある(つまり、電流駆動方式では、ガンマカーブの相対的な関係をRGBで同一にできるということになる)。たとえば、低階調領域で1階調あたり10nA増加(低階調領域でのガンマカーブの傾き)する(なお、高階調領域で1階調あたり電流増加量/低階調領域で1階調あたり電流増加量をガンマ電流比率と呼ぶ。この実施例では、ガンマ電流比率は、50nA/10nA=5である)。すると、RGBでガンマ電流比率を同一にする。つまり、RGBでは、ガンマ電流比率を同一にした状態でEL素子15に流れる電流を調整するように構成する。

第80図はそのガンマカーブの例である。第80図(a)では、低階調部と高階調部とも1階調あたりの電流増加が大きい。第80図(b)では、低階調部と高階調部とも1階調あたりの電流増加は第80図(a)に比較して小さい。ただし、第80図(a)、第80図(b)ともガンマ電流比率は同一にしている。このようにガンマ電流比率を、RGBで同一に維持したまま調整することは、各色に、低階調部に印加す

10

20

25

る基準電流を発生する定電流回路と、高階調部に印加する基準電流を発生する定電流回路とを作製し、これらを相対的に流す電流を調整するボリウムを作製(配置)すればよいからである。

第77図はガンマ電流比率を維持したまま、出力電流を可変する回路構成である。電流制御回路772で低電流領域の基準電流源771Lと高電流領域の基準電流源771Hとのガンマ電流比率を維持したまま、電流源633L、633Hに流れる電流を変化させる。

また、第78図に図示するように、ICチップ(回路)14内に形成した温度検出回路781で相対的な表示パネルの温度を検出することが好ましい。有機EL素子は、RGBを構成する材料により温度特性が異なるからである。この温度の検出は、バイポーラトランジスタの接合部の状態が温度により変化し、出力電流が温度により変化することを利用する。この検出した温度を各色に配置(形成)した温度制御回路782にフィードバックし、電流制御回路772により温度補償を行う。

15 なお、ガンマ比率は、発明者等の検討によると、3以上10以下の関係にすることが適切である。さらに好ましくは、4以上8以下の関係にすることが適切である。特にガンマ電流比率は5以上7以下の関係を満足させることが好ましい。これを第1の関係と呼ぶ。

また、低階調部と高階調部との変化ポイント(第79図の階調R1)は、最大階調数 K の 1/3 2 以上 1/4 以下に設定するのが適切である(たとえば、最大階調数 K が 6 ビットの 6 4 階調とすれば、 6 4 1/3 2 1/3 2 階調番目以上、 1/3 2 日本 の変化ポイント(第79図の階調R1)は、低階調部と高階調部との変化ポイント(第79図の階調R1)は、最大階調数 1/3 6 以上 1/4 以下に設定するのが適切である(たとえば、最大階調数 1/3 6 日本 の 1/3 7 日本 の 1/3 7 日本 の 1/3 7 日本 の 1/3 8 日本 の 1/3

えば、最大階調数 Kが 6 ビットの 6 4 階調とすれば、 6 4 / 1 0 = 6 階調番目以上、 6 4 / 5 = 1 2 階調番目以下にする)。以上の関係を第 2 の関係と呼ぶ。なお、以上の説明は、 2 つの電流領域のガンマ電流比率の関係である。しかし、以上の第 2 の関係は、 3 つ以上の電流領域のガンマ電流比率がある(つまり、折れ曲がり点が 2 箇所以上ある)場合にも適用される。つまり、 3 つ以上の傾きに対し、任意の 2 つの傾きに対する関係に適用すればよい。

5

25

以上の第1の関係および第2の関係の両方を同時に満足させることにより、黒飛びがなく良好な画像表示を実現できる。

10 第82図は、本発明の電流駆動方式のソースドライバ(IC)14を1つの表示パネルに複数個用いた実施例である。本発明のソースドライバ14は複数のドライバIC14を用いることを想定した、スレーブ/マスター(S/M)端子を具備している。S/M端子をHレベルにすることによりマスターチップとして動作し、基準電流出力端子(図示せず)から、基準電流を出力する。この電流がスレーブのIC14(14a、14c)の第73図、第74図のINL、INH端子に流れる電流となる。S/M端子をLレベルにすることによりIC14はスレーブチップとして動作し、基準電流入力端子(図示せず)から、マスターチップの基準電流を受け取る。この電流が第73図、第74図のINL、INH端子に流れる電流となる。

基準電流入力端子、基準電流出力端子間で受け渡される基準電流は、各色の低階調領域と高階調領域の2系統である。したがって、RGBの3色では、3×2で6系統となる。なお、上記の実施例では、各色2系統としたがこれに限定するものではなく、各色3系統以上であっても良い。

本発明の電流駆動方式では、第81図に図示するように、折れ曲がり点(階調R1など)を変更できるように構成している。第81図(a)では、階調R1で低階調部と高階調部とを変化させ、第81図(b)で

20

PCT/JP02/09668

は、階調R2で低階調部と高階調部とを変化させている。このように、 折れ曲がり位置を複数箇所で変化できるようにしている。

具体的には、本発明では64階調表示を実現できる。折れ曲がり点(R1)は、なし、2階調目、4階調目、8階調目、16階調目としている。 なお、完全黒表示を階調0としているため、折れ曲がり点は2、4、8、16となるのであって、完全に黒表示の階調を階調1とするのであれば、折れ曲がり点は、3、5、9、17、33となる。以上のように、折れ曲がり位置を2の倍数の箇所(もしくは、2の倍数+1の箇所:完全黒表示を階調1とした場合)でできるように構成することにより、回路構10 成が容易になるという効果が発生する。

第73図は低電流領域の電流源回路部の構成図である。また、第74 図は高電流領域の電流源部および嵩上げ電流回路部の構成図である。第 73図に図示するように低電流源回路部は基準電流INLが印加され、 基本的にはこの電流が単位電流となり、入力データL0~L4により、 電流源634が必要個数動作し、その総和として低電流部のプログラム 電流IWLが流れる。

また、第74図に図示するように高電流源回路部は基準電流INHが印加され、基本的にはこの電流が単位電流となり、入力データH0~L5により、電流源634が必要個数動作し、その総和として低電流部のプログラム電流IWHが流れる。

嵩上げ電流回路部も同様であって、第74図に図示するように基準電流INHが印加され、基本的にはこの電流が単位電流となり、入力データAK0~AK2により、電流源634が必要個数動作し、その総和として嵩上げ電流に対応する電流IWKが流れる

25 ソース信号線18に流れるプログラム電流IWはIW=IWH+I WL+IWKである。なお、IWHとIWLとの比率、つまりガンマ電 流比率は、先にも説明した第1の関係を満足させるようにする。

なお、第73図、第74図に図示するようにオンオフスイッチ641

10

15

20

は、インバータ 7 3 2 と P チャンネルトランジスタと N チャンネルトランジスタからなるアナログスイッチ 7 3 1 から構成される。このようにスイッチ 6 4 1 を、インバータ 7 3 2 と P チャンネルトランジスタと N チャンネルトランジスタからなるアナログスイッチ 7 3 1 から構成することにより、オン抵抗を低下させることができ、電流源 6 3 4 とソース信号線 1 8 との間の電圧降下を極めて小さくすることができる。

第73図の低電流回路部と第74図の高電流回路部の動作について説明をする。本発明のソースドライバ(IC)14は、低電流回路部L $0\sim$ L4の5ビットで構成され、高電流回路部H $0\sim$ H5の6ビットで構成される。なお、回路の外部から入力されるデータはD $0\sim$ D5の6ビット(各色64階調)である。この6ビットデータをL $0\sim$ L4の5ビット、高電流回路部H $0\sim$ H5の6ビットに変換してソース信号線に画像データに対応するプログラム電流 I wを印加する。つまり、入力6ビットデータを、5+6=11ビットデータに変換をしている。したがって、高精度のガンマカーブを形成できる。

以上のように、入力6ビットデータを、5+6=11ビットデータに変換をしている。本発明では、高電流領域の回路のビット数(H)は、入力データ(D)のビット数と同一にし、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-1としている。なお、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-2としてもよい。このように構成することにより、低電流領域のガンマカーブと、高電流領域のガンマカーブとが、EL表示パネルの画像表示に最適になる。

以下、低電流領域の回路制御データ(L0~L4)と高電流領域の回 25 路制御データ(H0~H4)との制御方法について、第84図から第8 6 図を参照しながら説明をする。

本発明は第73図のL4端子に接続された、電流源634aの動作に 特徴がある。この634aは1単位の電流源となる1つのトランジスタ

で構成されている。このトランジスタをオンオフさせることにより、プログラム電流 I wの制御(オンオフ制御)が容易になる。

第84図は、低電流領域と高電流領域とを階調4で切り替える場合の低電流側信号線(L)および高電流側信号線(H)の印加信号である。なお、第84図から第86図において、階調0から18まで図示しているが、実際は63階調目まである。したがって、各図面において階調18以上は省略している。また、表の"1"の時にスイッチ641がオンし、該当電流源634とソース信号線18とが接続され、表の"0"の時にスイッチ641がオフするとしている。

10 第84図において、完全黒表示の階調0の場合は、(L0~L4) = (0, 0, 0, 0, 0) であり、(H0~H5) = (0, 0, 0, 0, 0, 0) である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 Iw=0である。

階調1では、( $L0\sim L4$ )=(1、0、0、0、00)であり、(H0 $\sim H5$ )=(0、0、0、00、00)である。したがって、低電流領域の1つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

15

20

25

階調2では、( $L0\sim L4$ )=(0、1、0、0、0) であり、(H0 $\sim H5$ )=(0、0、0、0、00)である。したがって、低電流領域の2つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調3では、(L0~L4) = (1、1、0、0、0)であり、(H0~H5) = (0、0、0、0、0)である。したがって、低電流領域の2つのスイッチ641La、641Lbがオンし、3つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調4では、(L0~L4)= (1、1、0、0、1)であり、(H0~H5)= (0、0、0、0、0)である。したがって、低電流領域

25

の3つのスイッチ641La、641Lb、641Leがオンし、4つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調5以上では、低電流領域(L0~L4)=(1、1、0、0、1) は変化がない。しかし、高電流領域において、階調5では(H0~H5) 5 = (1、0、0、0、0)であり、スイッチ641Haがオンし、高電 流領域の1つの単位電流源641がソース信号線18と接続されてい る。また、階調6では $(H0\sim H5)=(0,1,0,0,0)$ であり、 スイッチ641Hbがオンし、高電流領域の2つの単位電流源641が ソース信号線18と接続される。同様に、階調7では(H0~H5)= 10 (1、1、0、0、0) であり、2つのスイッチ641Ha、スイッチ 6 4 1 H b がオンし、高電流領域の 3 つの単位電流源 6 4 1 がソース信 号線18と接続される。さらに、階調8では(H0~H5)=(0、0、 1、0、0)であり、1つのスイッチ641Hcがオンし、高電流領域 の4つの単位電流源641がソース信号線18と接続される。以後、第 15 84図のように順次スイッチ641がオンオフし、プログラム電流Ⅰw がソース信号線18に印加される。

以上の動作で特徴的なのは、折れ曲がり点(低電流領域と高電流領域の切り換わり点、正確には、プログラム電流 I wとしては、高電流領域の階調の場合、低電流 I w L が加算されているので、切換り点という表現は正しくない。また、嵩上げ電流 I w K も加算される。つまり、高階調部の階調では、低階調部の電流に加算されて、高階調部のステップ(階調)に応じた電流がプログラム電流 I w となっているのである。1ステップの階調(電流が変化する点あるいはポイントもしくは位置というべきであろう))を境として、低電流領域の制御ビット(L)が変化しない点である。また、この時、第73図のL4端子に"1"となり、スイッチ641eがオンし、トランジスタ634aに電流が流れている点である。

したがって、第84図の階調4では低階調部の単位トランジスタ(電流源)634が4個動作している。そして、階調5では、低階調部の単位トランジスタ(電流源)634が4個動作し、かつ高階調部のトランジスタ(電流源)634が1個動作している。以後同様に、階調6では、低階調部の単位トランジスタ(電流源)634が4個動作し、かつ高階調部のトランジスタ(電流源)634が2個動作する。したがって、折れ曲がりポイントである階調5以上では、折れ曲がりポイント以下の低階調領域の電流源634が階調分(この場合、4個)オンし、これに加えて、順次、高階調部の電流源634が階調に応じた個数順次オンしていく。

5

10

15

20

したがって、第73図におけるL4端子のトランジスタ634aの1個は有用に作用していることがわかる。このトランジスタ634aがないと、階調3の次に、高階調部のトランジスタ634が1個オンする動作になる。そのため、切り替わりポイントが4、8、16というように2の乗数にならない。2の乗数は1信号のみが"1"となった状態である。したがって、2の重み付けの信号ラインが"1"となったという条件判定がやりやすい。そのため、条件判定のハード規模が小さくすることができる。つまり、ICチップの論理回路が簡略化し、結果としてチップ面積の小さいICを設計できるのである(低コスト化が可能である)。

第85図は、低電流領域と高電流領域とを階調8で切り替える場合の低電流側信号線(L)および高電流側信号線(H)の印加信号の説明図である。

第85図において、完全黒表示の階調0の場合は、第84図と同様で25 あり、(L0~L4) = (0、0、0、0、0)であり、(H0~H5) = (0、0、0、0、0)である。したがって、すべてのスイッチ64 1はオフ状態であり、ソース信号線18にはプログラム電流 I w = 0である。

同様に階調1では、 $(L0\sim L4)=(1、0、0、0、0)$ であり、 $(H0\sim H5)=(0,0,0,0)$ である。したがって、低電流領域の1つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調2では、(L0~L4)= (0、1、0、0、0)であり、(H0~H5)= (0、0、0、0、0)である。したがって、低電流領域の2つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

5

25

階調3では、(L0~L4) = (1、1、0、0、0)であり、(H00~H5) = (0、0、0、0、0)である。したがって、低電流領域の2つのスイッチ641La、641Lbがオンし、3つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

以下も同様に、階調4では、(L0~L4)=(0、0、1、0、0) 15 であり、(H0~H5)=(0、0、0、0、0) である。また、階調 5では、(L0~L4)=(1、0、1、0、0) であり、(H0~H 5)=(0、0、0、0、0) である。階調6では、(L0~L4)= (0、1、1、0、0) であり、(H0~H5)=(0、0、0、0、0、0、0) 0)である。また、階調7では、(L0~L4)=(1、1、1、0、 20 0)であり、(H0~H5)=(0、0、0、0、0)である。

階調8が切り替わりポイント(折れ曲がり位置)である。階調8では、  $(L0\sim L4)=(1,1,1,0,1)$ であり、 $(H0\sim H5)=(0,0,0,0,0)$ である。したがって、低電流領域の4つのスイッチ641La、641Lb、641Lc、641Leがオンし、8つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調 8 以上では、低電流領域(L  $0 \sim L$  4 ) = (1 、 1 、 1 、 0 、 1)は変化がない。しかし、高電流領域において、階調 9 では(H  $0 \sim H$  5 )

20

25

= (1、0、0、0、0)であり、スイッチ641Haがオンし、高電流領域の1つの単位電流源641がソース信号線18と接続されている。

以下、同様に、階調ステップに応じて、高電流領域のトランジスタ6 3 4 の個数が1 個ずつ増加する。つまり、階調1 0 では(H 0 ~ H 5) = (0、1、0、0、0)であり、スイッチ6 4 1 H b がオンし、高電流領域の2 つの単位電流源6 4 1 がソース信号線1 8 と接続される。同様に、階調11では(H 0 ~ H 5) = (1、1、0、0、0)であり、2 つのスイッチ6 4 1 H a スイッチ6 4 1 H b がオンし、高電流領域の10 3 つの単位電流源6 4 1 がソース信号線1 8 と接続される。さらに、階調12では(H 0 ~ H 5) = (0、0、1、0、0)であり、1 つのスイッチ6 4 1 H c がオンし、高電流領域の4 つの単位電流源6 4 1 がソース信号線1 8 と接続される。以後、第8 4 図のように順次スイッチ64 1 がオンオフし、プログラム電流 I wがソース信号線1 8 に印加され15 る。

第86図は、低電流領域と高電流領域とを階調16で切り替える場合の低電流側信号線(L)および高電流側信号線(H)の印加信号の説明図である。この場合も第84図、第85図と基本的な動作は同じである。

つまり、第86図において、完全黒表示の階調0の場合は、第85図と同様であり、(L0~L4)=(0、0、0、0、0)であり、(H0~H5)=(0、0、0、0、0)である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 Iw=0である。同様に階調1から階調16までは、高階調領域の(H0~H5)=(0、0、0、0、0)である。したがって、低電流領域の1つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。つまり、低階調領域の(L0~L4)のみが変化する。

つまり、階調1では、(L0~L4)=(1、0、0、0、0)であ

り、階調2では、(L0~L4)=(0、1、0、0、0)であり、階 調 3 では、(L0~L4)=(1、1、0、0、0)であり、階調 2 で は、( $L0\sim L4$ ) = (0、0、1、0、0) である。以下階調 16 ま で順次カウントされる。つまり、階調15では、(L0~L4)=(1、 1、1、1) である。階調16では、階調を示すD0~D5の5ビット 目(D4)のみが1本オンするため、データD0~D5の表現している 内容が16であるということが、1データ信号線(D4)の判定で決定 できる。したがって、論理回路のハード規模を小さくすることができる。 階調16が切り替わりポイント(折れ曲がり位置)である(もしくは 10 階調17が切り替わりポイントというべきであるかもしれないが)。階 調16では、(L0~L4)=(1、1、1、1、1)であり、(H0  $\sim$  H 5 ) = (0、0、0、0、0) である。したがって、低電流領域の 4 つのスイッチ 6 4 1 L a 、 6 4 1 L b 、 6 4 1 L c 、 6 4 1 L d 、 6 4 1 L e がオンし、1 6 個の単位電流源 6 3 4 がソース信号線 1 8 に接 15 続されている。高電流領域の単位電流源はソース信号線18には接続さ れていない。

階調16以上では、低電流領域(L0~L4) = (1、1、1、0、1)は変化がない。しかし、高電流領域において、階調17では(H0~H5) = (1、0、0、0、0)であり、スイッチ641Haがオンし、高電流領域の1つの単位電流源641がソース信号線18と接続されている。以下、同様に、階調ステップに応じて、高電流領域のトランジスタ634の個数が1個ずつ増加する。つまり、階調18では(H0~H5) = (0、1、0、0、0)であり、スイッチ641Hbがオンし、高電流領域の2つの単位電流源641がソース信号線18と接続される。同様に、階調19では(H0~H5) = (1、1、0、0、0)であり、2つのスイッチ641Haスイッチ641Hbがオンし、高電流領域の3つの単位電流源641がソース信号線18と接続される。さ

20

25

らに、階調 20 では(H0 ~H5) = (0,0,1,0,0) であり、 1 つのスイッチ 641 Hc がオンし、高電流領域の 4 つの単位電流源 641 がソース信号線 18 と接続される。

5

10

15

20

25

以上のように、切り替わりポイント(折れ曲がり位置)で、2の乗数の個数の電流源(1単位)634がオンもしくはソース信号線18と接続(逆に、オフとなる構成も考えられる)するように構成するロジック処理などがきわめて容易になる。たとえば、第84図に図示するように折れ曲がり位置が階調4(4は2の乗数である)であれば、4個の電流源(1単位)634が動作するなどのように構成する。そして、それ以上の階調では、高電流領域の電流源(1単位)634が加算されるように構成する。また、第85図に図示するように折れ曲がり位置が階調8(8は2の乗数である)であれば、8個の電流源(1単位)634が動作するなどのように構成する。そして、それ以上の階調では、高電流領域の電流源(1単位)634が動作するなどのように構成する。そして、それ以上の階調では、高電流領域の電流源(1単位)634が加算されるように構成する。本発明の構成を採用すれば、64階調に限らず(16階調:4096色、256階調:1670万色など)、あらゆる階調表現で、ハード構成が小さなガンマ制御回路を構成できる。

なお、第84図、第85図、第86図で説明した実施例では、切り替わりポイントの階調が2の乗数となるとしたが、これは、完全黒表示の階調を0とした場合である。階調1を完全黒表示とする場合は、+1する必要がある。しかし、これらは便宜上の事項である。本発明で重要なのは、複数の電流領域(低電流領域、高電流領域など)を有し、その切り替わりポイントを信号入力が少なく判定(処理)できるように構成することである。その一例として、2の乗数であれば、1信号線を検出するだけでよいからハード規模が極めて小さくなるという技術的思想である。また、その処理を容易にするため、電流源634aを付加する。したがって、負論理であれば、2、4、8・・・ではなく、階調1、3、7、15・・・で切り替わりポイントとすればよい。また、階調0

5

10

15

を完全黒表示としたが、これに限定するものではない。たとえば、64 階調表示であれば、階調63を完全黒表示状態とし、階調0を最大の白 表示としてもよい。この場合は、逆方向に考慮して、切り替わりポイン トを処理すればよい。したがって、2の乗数から処理上、異なる構成と なる場合がある。

また、切り替わりポイント(折れ曲がり位置)が1つのガンマカーブに限定されるものではない。折れ曲がり位置が複数存在しても本発明の回路を構成することができる。たとえば、折れ曲がり位置を階調4および階調16に設定することができる。また、階調4、階調16、および階調32というように3ポイント以上に設定することもできる。

また、以上の実施例は、階調を2の乗数に設定するとして説明をしたが、本発明はこれに限定するものではない。たとえば、2の乗数の2と8(2+8=10階調目、つまり、判定に要する信号線は2本)とで折れ曲がり点を設定してもよい。それ以上の、2の乗数の2と8と16(2+8+16=26階調目、つまり、判定に要する信号線は3本)とで折れ曲がり点を設定してもよい。この場合は、多少判定あるいは処理に要するハード規模が大きくなるが、回路構成上、十分に対応することができる。また、以上の説明した事項は本発明の技術的範疇に含まれることは言うまでもない。

20 第87図に図示するように、本発明のソースドライバ(IC)14は3つの部分の電流出力回路704から構成されている。高階調領域で動作する高電流領域電流出力回路704aであり、低電流領域および高階調領域で動作する低電流領域電流出力回路704bであり、嵩上げ電流を出力する電流嵩上げ電流出力回路704bである。

25 高電流領域電流出力回路 7 0 4 a と電流嵩上げ電流出力回路 7 0 4 c は高電流を出力する基準電流源 7 7 1 a を基準電流として動作し、低電流領域電流出力回路 7 0 4 b は低電流を出力する基準電流源 7 7 1 b を基準電流として動作する。

20

なお、先にも説明したが、電流出力回路704は、高電流領域電流出力回路704a、低電流領域電流出力回路704b、電流嵩上げ電流出力回路704cの3つに限定するものではなく、高電流領域電流出力回路704bの2つでもよく、また、3つ以上の電流出力回路704から構成してもよい。また、基準電流源771はそれぞれの電流領域電流出力回路704に対応して配置または形成してもよく、また、すべての電流領域電流出力回路704に共通にしてもよい。

以上の電流出力回路704が階調データに対応して、内部のトランジ 10 スタ634が動作し、ソース信号線18から電流を吸収する。前記とト ランジスタ634は、1水平走査期間(1H)信号に同期して動作する。 つまり、1Hの期間の間、該当する階調データに基づく電流を入力する (トランジスタ634がNチャンネルの場合)。

一方、ゲートドライバ12も1H信号に同期して、基本的には1本の 15 ゲート信号線17aを順次選択する。つまり、1H信号に同期して、第 1H期間にはゲート信号線17a(1)を選択し、第2H期間にはゲー ト信号線17a(2)を選択し、第3H期間にはゲート信号線17a (3)を選択し、第4H期間にはゲート信号線17a(4)を選択する。

しかし、第1のゲート信号線17aが選択されてから、次の第2のゲート信号線17aが選択される期間には、どのゲート信号線17aも選択されない期間(非選択期間、第88図のt1を参照)を設ける。非選択期間は、ゲート信号線17aの立ち上がり期間、立下り期間が必要であり、TFT11dのオンオフ制御期間を確保するために設ける。

いずれかのゲート信号線17aにオン電圧が印加され、画素16のT 25 FT11b、TFT11cがオンしていれば、Vdd電源(アノード電 圧)から駆動用TFT11aを介して、ソース信号線18にプログラム 電流Iwが流れる。このプログラム電流Iwがトランジスタ634に流 れる(第88図のt2期間)。なお、ソース信号線18には寄生容量C

15

20

25

が発生している(ゲート信号線とソース信号線とのクロスポイントの容量などにより寄生容量が発生する)。

しかし、いずれのゲート信号線17aも選択されていない期間(非選択期間(第88図のt1期間))ではTFT11aを流れる電流経路がない。トランジスタ634は電流を流すから、ソース信号線18の寄生容量から電荷を吸収する。そのため、ソース信号線18の電位が低下する(第88図のAの部分)。ソース信号線18の電位が低下すると、次の画像データに対応する電流を書き込むのに時間がかかる。

この課題を解決するため、第89図に図示するように、ソース端子7 10 61との出力端にスイッチ641aを形成する。また、嵩上げ電流出力 回路704cの出力段にスイッチ641bを形成または配置する。

スイッチ641bは低階調表示のみに制御するスイッチである。低階調表示(黒表示)のときは、画素16のTFT11aのゲート電位はVddに近くする必要がある(したがって、黒表示では、ソース信号線18の電位はVdd近くにする必要がある)。また、黒表示では、プログラム電流Iwが小さく、第88図のAのように一度、電位が低下してしまうと、正規の電位に復帰するのに長時間を要する。

そのため、低階調表示の場合は、非選択期間 t 1 が発生することを避けなくてはならない。逆に、高階調表示では、プログラム電流 I wが大きいため、非選択期間 t 1 が発生しても問題がない場合が多い。したがって、本発明では、高階調表示の画像書き込みでは、非選択期間でもスイッチ641a、スイッチ641bの両方をオンさせておく。また、嵩上げ電流 I w K も切断しておく必要がある。極力黒表示を実現するためである。低階調表示の画像書き込みでは、非選択期間ではスイッチ641aをオンさせておき、スイッチ641bはオフするというように駆動する。スイッチ641bは端子S2で制御する。

5

20

25

10 もちろん、低階調表示および高階調表示の両方で、非選択期間 t 1 に スイッチ 6 4 1 a をオフ(非導通状態)、スイッチ 6 4 1 b はオン(導 通)させたままにするという駆動を実施してもよい。もちろん、低階調 表示および高階調表示の両方で、非選択期間 t 1 にスイッチ 6 4 1 a、スイッチ 6 4 1 b の両方をオフ(非導通)させた駆動を実施してもよい。 いずれにしても、制御端子 S 1、S 2 の制御でスイッチ 6 4 1 を制御できる。なお、制御端子 S 1、S 2 はコマンド制御で制御する。

たとえば、制御端子S2は非選択期間t1をオーバーラップするようにt3期間を"0"ロジックレベルとする。このように制御することにより、第88図のAの状態は発生しない。また、階調が一定以上の黒表示レベルのときは、制御端子S1を"0"ロジックレベルとする。すると、嵩上げ電流IwKは停止し、より黒表示を実現できる。

以上の実施例は、表示パネルに1つのソースドライバ14を積載することを前提に実施例として説明した。しかし、本発明はこの構成に限定されるものではない。ソースドライバ14を1つの表示パネルに複数積載する構成でもよい。たとえば、第93図は3つのソースドライバ14を積載した表示パネルの実施例である。

本発明のソースドライバ14は、第73図、第74図、第76図、第77図などでも説明したように、少なくとも低階調領域の基準電流と、

10

20

25

高階調領域の基準電流との2系統を具備する。このことは、第82図で も説明をした。

第82図でも説明したように、本発明の電流駆動方式のソースドライバ(IC)14は複数のドライバIC14を用いることを想定した、スレーブ/マスター(S/M)端子を具備している。S/M端子をHレベルにすることによりマスターチップとして動作し、基準電流出力端子(図示せず)から、基準電流を出力する。もちろん、S/M端子のロジックは逆極性でもよい。また、ソースドライバ14へのコマンドにより切り替えても良い。基準電流は可スケート電流接続線931で伝達される。S/M端子をLレベルにすることによりIC14はスレーブチップとして動作し、基準電流入力端子(図示せず)から、マスターチップの基準電流を受け取る。この電流が第73図、第74図のINL、INH端子に流れる電流となる。

基準電流はICチップ14の中央部(真中部分)の電流出力回路70 15 4で発生させる。マスターチップの基準電流は外部から外付け抵抗、あるいはIC内部に配置あるいは構成された電流きざみ方式の電子ボリウムにより、基準電流が調整されて印加される。

なお、I C チップ 1 4 の中央部にはコントロール回路 (コマンドデコーダなど) なども形成 (配置) される。基準電流源をチップの中央部に形成するのは、基準電流発生回路とプログラム電流出力端子 7 6 1 との間の距離を極力短くするためである。

第93図の構成では、マスターチップ14bより基準電流が2つのスレーブチップ(14a、14c)に伝達される。スレーブチップは基準電流を受け取り、この電流を基準として、親、子、孫電流を発生させる。なお、マスターチップ14bがスレーブチップに受け渡す基準電流は、カレントミラー回路の電流受け渡しにより行う(第67図を参照のこと)。電流受け渡しを行うことにより、複数のチップで基準電流のずれ

はなくなり、画面の分割線が表示されなくなる。

10

15

20

25

174

第94図は基準電流の受け渡し端子位置を概念的に図示している。I Cチップの中央部に配置されて信号入力端子941iに基準電流信号 線932が接続されている。この基準電流信号線932に出力される電 流(なお、電圧の場合もある。第76図を参照のこと)は、EL材料の 温特補償がされている。また、EL材料の寿命劣化による補償がされて いる。

基準電流信号線932に印加された電流(電圧)に基づき、チップ14内で各電流源(631、632、633、634)を駆動する。この基準電流がカレントミラー回路を介して、スレーブチップへの基準電流として出力される。スレーブチップへの基準電流は端子9410から出力される。端子9410は基準電流発生回路704の左右に少なくとも1個以上配置(形成)される。第94図では、左右に2個ずつ配置(形成)されている。この基準電流が、カスケード信号線931a1、931a2、931b1、931b2でスレーブチップ14に伝達される。なお、スレーブチップ14aに印加された基準電流を、マスターチップ14bにフィードバックし、ずれ量を補正するように回路を構成してもよい。

有機EL表示パネルをモジュール化する際、問題となる事項に、アノード配線951、カソード配線の引き回し(配置)の抵抗値の課題がある。有機EL表示パネルは、EL素子15の駆動電圧が比較的低いかわりに、EL素子15に流れる電流が大きい。そのため、EL素子15に電流を供給するアノード配線、カソード配線を太くする必要がある。一例として、2インチクラスのEL表示パネルでも高分子EL材料では、200mA以上の電流をアノード配線951に流す必要がある。そのため、アノード配線951の電圧降下を防止するため、アノード配線は1 Ω以下に低抵抗化する必要がある。しかし、アレイ基板71では、配線は薄膜蒸着で形成するため、低抵抗化は困難である。そのため、パターン幅を太くする必要がある。しかし、200mAの電流をほとんど電圧

5

10

15

20

25

降下なしで伝達するためには、配線幅が2mm以上になるという課題があった。

第105図は従来のEL表示パネルの構成である。表示領域50の左右に内蔵ゲートドライバ12a、12bが形成(配置)されている。また、ソースドライバ14pも画素16のTFTと同一プロセスで形成されている(内蔵ソースドライバ)。

アノード配線 9 5 1 はパネルの右側に配置されている。アノード配線 9 5 1 には V d d 電圧が印加されている。アノード配線 9 5 1 幅は一例 として 2 mm以上である。アノード配線 9 5 1 は画面の下端から画面の上端に分岐されている。分岐数は画素列数である。たとえば、QCIFパネルでは、176列×RGB=528本である。一方、ソース信号線 18は内蔵ソースドライバ14 pから出力されている。ソース信号線 18は画面の上端から画面の下端に配置(形成)されている。また、内蔵ゲートドライバ12の電源配線 1051も画面の左右に配置されている。

したがって、表示パネルの右側の額縁は狭くすることができない。現在、携帯電話などに用いる表示パネルでは、狭額縁化が重要である。また、画面の左右の額縁を均等にすることが重要である。しかし、第105回の構成では、狭額縁化が困難である。

この課題を解決するため、本発明の表示パネルでは、第106図に図示するように、アノード配線951はソースドライバ14の裏面に位置する箇所、かつアレイ表面に配置(形成)している。ソースドライバ(IC)14は半導体チップで形成(作製)し、СОG(チップオンガラス)技術で基板71に実装している。ソースドライバ14化にアノード配線951を配置(形成)できるのは、チップ14の裏面に基板に垂直方向に10 $\mu$ m~30 $\mu$ mの空間があるからである。第105図のように、ソースドライバ14pをアレイ基板71に直接形成すると、マスク数の問題、あるいは歩留まりの問題、ノイズの問題からソースドライバ14

5

10

15

20

25

pの下層あるいは上層にアノード配線(ベースアノード線、アノード電 圧線、基幹アノード線) 9 5 1 を形成することは困難である。

また、第106図に図示するように、共通アノード線962を形成し、ベースアノード線951と共通アノード線962とを接続アノード線961で短絡させている。特に、ICチップの中央部に接続アノード線961を形成することにより、ベースアノード線951と共通アノード線962間の電位差がなくなる。また、アノード配線952を共通アノード線962から分岐している点がポイントである。以上の構成を採用することにより、第105図のようにアノード配線951の引き回しがなくなり、狭額縁化を実現できる。

共通アノード線 9 6 2 が長さ 2 0 mmとし、配線幅が  $150\mu$ mとし、配線のシート抵抗を  $0.05\Omega/\mu$ mとすれば、抵抗値は  $20000(\mu$ m)  $/ 150(\mu m) \times 0.05\Omega=約7\Omega$ になる。共通アノード線 9 6 2 の両端を接続アノード線 9 6 1 c でベースアノード線 9 5 1 と接続すれば、共通アノード線 9 6 2 には両側給電されるから、見かけ上の抵抗値は、  $7\Omega/2=3$ .5  $\Omega$ となり、また、集中分布乗数に置きなおすと、さらに、見かけ上の共通アノード線 9 6 2 の抵抗値は 1/2となるから、少なくとも  $2\Omega$ 以下となる。アノード電流が 100 mAであっても、この共通アノード線 9 6 2 での電圧降下は、0.2 V以下となる。さらに、中央部の接続アノード線 9 6 1 b で短絡すれば電圧降下は、ほとんど発生しないようにすることができるのである。

本発明はベースアノード線951をIC14下に形成すること、共通アノード線962を形成し、この共通アノード線962とベースアノード線951とを電気的に接続すること(接続アノード線961)、共通アノード線962からアノード配線952を分岐させることである。なお、アノード線はカソード線に置き換えることができる。

また、アノード線(ベースアノード線951、共通アノード線962、

5

10

15

20

接続アノード線961、アノード配線952など)を低抵抗化するため、薄膜の配線を形成後、あるいはパターニング前に、無電解メッキ技術、電解メッキ技術などを用いて、導電性材料を積層し厚膜化してもよい。厚膜化することにより、配線の断面積が広くなり、低抵抗化することができる。以上の事項はカソードに関しても同様である。また、ゲート信号線17、ソース信号線18にも適用することができる。

したがって、共通アノード線962を形成し、この共通アノード線962を接続アノード線961で両側給電を行う構成の効果は高く、また、中央部に接続アノード線961b(961c)を形成することによりさらに効果が高くなる。また、ベースアノード線951、共通アノード線962、接続アノード線961でループを構成しているため、IC14に入力される電界を抑制することができる。

共通アノード線962とベースアノード線951は同一金属材料で形成し、また、接続アノード線961も同一金属材料で形成することが好ましい。また、これらのアノード線は、アレイを形成する最も抵抗値の低い金属材料あるいは構成で実現する。一般的に、ソース信号線18の金属材料および構成(SDレイヤ)で実現する。共通アノード線962とソース信号線18とが交差する箇所は、同一材料で形成することはできない。したがって、交差する箇所は他の金属材料(ゲート信号線17と同一材料および構成、GEレイヤ)で形成し、絶縁膜で電気的に絶縁する。もちろん、アノード線は、ソース信号線18の構成材料からなる薄膜と、ゲート信号線17の構成材料からなる薄膜とを積層して構成してもよい。

なお、ソースドライバ14の裏面にアノード配線(カソード配線)な どのEL素子15に電流を供給する配線を敷設する(配置する、形成する)としたが、これに限定するものではない。たとえば、ゲートドライバ12をICチップで形成し、このICをCOG実装してもよい。この ゲートドライバIC12の裏面にアノード配線、カソード配線を配置

5

10

15

20

25

PCT/JP02/09668

(形成)する。以上のように本発明は、EL表示装置などにおいて、駆動ICを半導体チップで形成(作製)し、このICをアレイ基板71などの基板に直接実装し、かつ、ICチップの裏面の空間部にアノード配線、カソード配線などの電源あるいはグランドパターンを形成(作製)するものである。

以上の事項を他の図面を参照しながらさらに詳しく説明をする。第95図は本発明の表示パネルの一部の説明図である。第95図において、点線がICチップ14を配置する位置である。つまり、ベースアノード線(アノード電圧線つまり分岐前のアノード配線)がICチップ14の裏面かつアレイ基板71上に形成(配置)されている。なお、本発明の実施例において、ICチップ(12、14)の裏面に分岐前のアノード配線951を形成するとして説明するが、これは説明を容易にするためである。たとえば、分岐前のアノード配線951のかわりに分岐前のカソード配線あるいはカソード膜を形成(配置)してもよい。その他、ゲートドライバ12の電源配線1051を配置または形成してもよい。

I C チップ14はC O G 技術により電流出力(電流入力)端子741とアレイ71に形成された接続端子953とが接続される。接続端子953はソース信号線18の一端に形成されている。また、接続端子953は953aと953bというように千鳥配置である。なお、ソース信号線の一端には接続端子953が形成され、他の端にもチェック用の端子電極が形成されている。

また、本発明はICチップを電流駆動方式のドライバIC(電流で画素にプログラムする方式)としたが、これに限定するものではない。たとえば、第43図、第53図などの電圧プログラムの画素を駆動する電圧駆動方式のドライバICを積載したEL表示パネル(装置)などにも適用することができる。

接続端子953aと953b間にはアノード配線952(分岐後のア ノード配線)が配置される。つまり、太く、低抵抗のベースアノード線

5

20

25

951から分岐されたアノード配線952が接続端子953間に形成され、画素16列に沿って配置されている。したがって、アノード配線952とソース信号線18とは平行に形成(配置)される。以上のように構成(形成)することにより、第105図のようにベースアノード線951を画面横に引き回すことなく、各画素にVdd電圧を供給できる。第96図はさらに、具体的に図示している。第95図との差異は、アノード配線を接続端子953間に配置せず、別途形成した共通アノード線962から分岐させた点である。共通アノード線962とベースアノード線951とは接続アノード線961で接続している。

10 第96図はICチップ14を透視して裏面の様子を図示したように記載している。ICチップ14は出力端子761にプログラム電流IWを出力する電流出力回路704が配置されている。基本的に、出力端子761と電流出力回路704は規則正しく配置されている。ICチップ14の中央部には親電流源の基本電流を作製する回路、コントロール(制御)回路が形成されている。そのため、ICチップの中央部には出力端子761が形成されていない(電流出力回路704がICチップの中央部に形成できないからである)。

本発明では、第96図の中央部704a部には出力端子761をICチップに作製していない(出力回路がないからである。なお、ソースドライバなどのICチップの中央部に、コントロール回路などが形成され、出力回路が形成されていない事例は多い)。本発明のICチップはこの点に着眼し、ICチップの中央部に出力端子761を形成(配置)せず(ソースドライバなどのICチップの中央部に、コントロール回路などが形成され、出力回路が形成されていない場合であっても、中央部にダミーパッドをして、出力端子(パッド)が形成されているのが一般的である)、この位置に共通アノード線961を形成している(ただし、共通アノード線961はアレイ基板71面に形成されている)。接続アノード線961の幅は、50μm以上1000μm以下にする。また、長

10

25

さに対する抵抗(最大抵抗)値は、100Ω以下になるようにする。

接続アノード線961でベースアノード線951と共通アノード線 962とをショートすることにより、共通アノード線962に電流が流 れることにより発生する電圧降下を極力抑制する。つまり、本発明の構 成要素である接続アノード線961はICチップの中央部に出力回路 がない点を有効に利用しているのである。また、従来、ICチップの中 央部にダミーパッドとして形成されている出力端子761を削除する ことにより、このダミーパッドと接続アノード線961とが接触してⅠ Cチップが電気的に影響を与えることを防止している。ただし、このダ - ミーパッドが I Cチップのベース基板(チップのグランド)、他の構成 と電気的に絶縁されている場合は、ダミーパッドが接続アノード線96 1と接触しても全く問題がない。したがって、ダミーパッドをICチッ プの中央部に形成したままでもよいことは言うまでもない。

さらに具体的には、第99図のように接続アノード線961、共通ア ノード線962は形成(配置)されている。まず、接続アノード線96 15 1は太い部分(961a)と細い部分(961b)とがある。太い部分 (961a)は抵抗値を低減するためである。細い部分(961b)は、 出力端子963間に接続アノード線961bを形成し、共通アノード線 962と接続するためである。

また、ベースアノード線951と共通アノード線962との接続は、 20 中央部の接続アノード線961bだけでなく、左右の接続アノード線9 61 c でもショートしている。したがって、共通アノード線962とベ ースアノード線951とは3本の接続アノード線961でショートさ れている。したがって、共通アノード線962に大きな電流が流れても 共通アノード線962で電圧降下が発生しにくい。これは、ICチップ 14は通常、幅が2mm以上あり、このIC14下に形成されたベース アノード線951の線幅を太く(低インピーダンス化できる)できるか らである。そのため、低インピーダンスのベースアノード線951と共

通アノード線962とを複数箇所で接続アノード線961によりショートしているため、共通アノード線962の電圧降下は小さくなるのである。

以上のように共通アノード線962での電圧降下を小さくできるの は、ICチップ14下にベースアノード線951を配置(形成)できる 点、ICチップ14の左右の位置を用いて、接続アノード線961cを 配置(形成)できる点、ICチップ14の中央部に接続アノード線96 1 b を配置(形成)できる点にある。

また、第99図では、ベースアノード線951とカソード電源線(ベースカソード線)991とを絶縁膜102を介して積層させている。この積層した箇所がコンデンサを形成する(この構成をアノードコンデンサ構成と呼ぶ)。このコンデンサは、電源パスコンデンサとして機能する。したがって、ベースアノード線951の急激な電流変化を吸収することができる。コンデンサの容量は、EL表示装置の表示面積をS平方15 ミリメートルとし、コンデンサの容量をC(pF)としたとき、M/200  $\leq$  C  $\leq$  M/10以下の関係を満足させることがよい。さらには、M/100  $\leq$  C  $\leq$  M/20以下の関係を満足させることがよい。フンデンサの形成面積が大きくなりすぎ実用的でない。

なお、第99図などの実施例では、ICチップ14下にベースアノード線951を配置(形成)するとしたが、アノード線をカソード線としてもよいことは言うまでもない。また、第99図において、ベースカソード線991とベースアノード線951とを入れ替えても良い。本発明の技術的思想は、ドライバを半導体チップで形成し、かつ半導体チップをアレイ基板71もしくはフレキシブル基板に実装し、半導体チップの下面にEL素子15などの電源あるいはグランド電位(電流)を供給する配線などを配置(形成)する点にある。

20

25

したがって、半導体チップは、ソースドライバ14に限定されるもの

ではなく、ゲートドライバ12でもよく、また、電源ICでもよい。また、半導体チップをフレキシブル基板に実装し、このフレキシブル基板面かつ半導体チップの下面にEL素子15などの電源あるいはグランドパターンを配線(形成)する構成も含まれる。もちろん、ソースドライバ14およびゲートドライバIC12の両方を、半導体チップで構成し、基板71にCOG実装を行っても良い。そして、前記チップの下面に電源あるいはグランドパターンを形成してもよい。また、EL素子15への電源あるいはグラントパターンとしたがこれに限定するものではなく、ソースドライバ14への電源配線、ゲートドライバ12への電源配線でもよい。また、EL表示装置に限定されるものではなく、液晶表示装置にも適用できる。その他、FED、PDPなど表示パネルにも適用することができる。以上の事項は、本発明の他の実施例でも同様である。

10

25

第97図は本発明の他の実施例である。第95図、第96図、第99 15 図との主な差異は、第95図が出力端子953間にアノード配線952 を配置したのに対し、第97図では、ベースアノード配線951から多数(複数)の細い接続アノード線961dを分岐させ、この接続アノード線961dと共通アノード線962とをショートした点である。また、細い接続アノード線961dと接続端子953と接続されたソース信 20 号線18とを絶縁膜102を介して積層した点である。

アノード線961dはベースアノード線951とコンタクトホール971aとで接続を取り、アノード配線952は共通アノード線962とコンタクトホール971bとで接続を取っている。他の点(接続アノード線961a、961b、961c、アノードコンデンサ構成など)などは第96図、第99図と同様であるので説明を省略する。

第99図のAA'線での断面図を第98図に図示する。第98図(a)では、略同一幅のソース信号線18を接続アノード線961dが絶縁膜102aを介して積層されている。

10

15

20

25

絶縁膜102aの膜厚は、500オングストローム以上3000オングストローム(Å)以下にする。さらに好ましくは、800オングストローム以上2000オングストローム(Å)以下にする。膜厚が薄いと、接続アノード線961dとソース信号線18との密絡が発生しやすくなり好ましくない。逆に厚いと絶縁膜の形成時間に長時間を要し、製造時間が長くなりコストが高くなる。また、上側の配線の形成が困難になる。なお、絶縁膜102は、ポリピフェーニールアルコール(PVA)樹脂、エポキシ樹脂、ポリプロピレン樹脂、フェノール樹脂、アクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、SiO2、SiNxなどの無機材料が例示される。その他、Al2〇3、Ta2〇3などであってもよいことは言うまでもない。また、第98図(a)に図示するように、最表面には絶縁膜102bを形成し、配線961などの腐食、機械的損傷を防止させる。

第98図(b)では、ソース信号線18の上にソース信号線18よりも線幅の狭い接続アノード線961dが絶縁膜102aを介して積層されている。以上のように構成することにより、ソース信号線18の段差によるソース信号線18と接続アノード線961dとのショートを抑制することができる。第98図(b)の構成では、接続アノード線961dの線幅は、ソース信号線18の線幅よりも0.5 $\mu$ m以上狭くすることが好ましい。さらには、接続アノード線961dの線幅は、ソース信号線18の線幅よりも0.8 $\mu$ m以上狭くすることが好ましい。

第98図(b)では、ソース信号線18の上にソース信号線18よりも線幅の狭い接続アノード線961dが絶縁膜102aを介して積層されているとしたが、第98図(c)に図示するように、接続アノード線961dの上に接続アノード信号線961dよりも線幅の狭いソース信号線18が絶縁膜102aを介して積層するとしてもよい。他の事項は他の実施例と同様であるので説明を省略する。

5

10

第100図はICチップ14部の断面図である。基本的には第99図の構成を基準にしているが、第96図、第97図などでも同様に適用できる。もしくは類似に適用できる。

第100図(b)は第99図のAA'での断面図である。第100図(b)でも明らかなように、ICチップの14の中央部には出力パッド761が形成(配置)されていない。この出力パッドと、表示パネルのソース信号線18とが接続される。出力バッド761は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ(突起)が形成されている。突起の高さは10 $\mu$ m以上40 $\mu$ m以下の高さにする。もちろん、金メッキ技術(電解、無電解)により突起を形成してもよいことは言うまでもない。

前記突起と各ソース信号線18とは導電性接合層(図示せず)を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀(Ag)、金(Au)、ニッケル(Ni)、カーボン(C)、酸化錫(SnO2)などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層(接続樹脂)1001は、転写等の技術でバンプ上に形成する。または、突起とソース信号線18とをACF樹脂1001で熱圧着する。なお、突起あるいは出力パッド761とソース信号線18との接続は、以上の方式に限定するものではない。また、アレイ基板上にIC14を積載せず、フィルムキャリヤ技術を用いてもよい。また、ポリイミドフィルム等を用いてソース信号線18などと接続しても良い。第100図(a)はソース信号線18と共通アノード線962とが重なっている部分の断面図である(第98図を参照のこと)。

25 共通アノード線 9 6 2 からアノード配線 9 5 2 が分岐されている。ア ノード配線 9 5 2 は Q C I F パネルの場合は、1 7 6 × R G B = 5 2 8 本である。アノード配線 9 5 2 を介して、第 1 図などで図示する V d d 電圧(アノード電圧)が供給される。1 本のアノード配線 9 5 2 には、

10

15

20

E L 素子 1 5 が低分子材料の場合は、最大で 2 0 0  $\mu$  A 程度の電流が流れる。したがって、共通アノード配線 9 6 2 には、 2 0 0  $\mu$  A × 5 2 8 で約 1 0 0 m A の電流が流れる。

したがって、共通アノード配線 962での電圧降下を0.2(V)以内にするには、電流が流れる最大経路の抵抗値を $2\Omega$ (100 m A 流れるとして)以下にする必要がある。本発明では、第99 図に示すように3箇所に接続アノード線 961を形成しているので、集中分布回路におきなおすと、共通アノード線 962の抵抗値は容易に極めて小さく設計することができる。また、第97 図のように多数の接続アノード線 961 付を形成すれば、共通アノード線 962 での電圧降下は、ほぼなくなる。

問題となるのは、共通アノード線962とソース信号線18との重なり部分における寄生容量(共通アノード寄生容量と呼ぶ)の影響である。 基本的に、電流駆動方式では、電流を書き込むソース信号線18に寄生容量があると黒表示電流を書き込みにくい。したがって、寄生容量は極力小さくする必要がある。

共通アノード寄生容量は、少なくとも1ソース信号線18が表示領域内で発生する寄生容量(表示寄生容量と呼ぶ)の1/10以下にする必要がある。たとえば、表示寄生容量が10(pF)であれば、1(pF)以下にする必要がある。さらに好ましくは、表示寄生容量の1/20以下にする必要がある。すなわち、表示寄生容量が10(pF)であれば、0.5(pF)以下にする必要がある。この点を考慮して、共通アノード線962の線幅(第103図のM)、絶縁膜102の膜厚(第101図を参照)を決定する。

25 ベースアノード線951はICチップ14の下に形成(配置)する。 形成する線幅は、低抵抗化の観点から、極力太い方がよいことは言うま でもない。その他、ベースアノード配線951は遮光の機能を持たせる ことが好ましい。この説明図を第102図に図示している。なお、ベー

10

15

20

25

スアノード配線951を金属材料で所定膜厚形成すれば、遮光の効果があることはいうまでもない。また、ベースアノード線951が太くできないとき、あるいは、ITOなどの透明材料で形成するときは、ベースアノード線951に積層して、あるいは多層に、光吸収膜あるいは光反射膜をICチップ14下(基本的にはアレイ71の表面)に形成する。また、第102図の遮光膜(ベースアノード線951)は、完全な遮光膜であることを必要としない。部分に開口部があってもよく。また、回折効果、散乱効果を発揮するものでもよい。また、ベースアノード線951に積層させて、光学的干渉多層膜からなる遮光膜を形成または配置してもよい。

もちろん、アレイ基板71とICチップ14との空間に、金属箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シート)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、金属箔に限定されず、有機材料あるいは無機材料からなる箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シート)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、アレイ基板71とICチップ14との空間に、ゲルあるいは液体からなる光吸収材料、光反射材料を注入あるいは配置してもよい。さらに前記ゲルあるいは液体からなる光吸収材料、光反射材料を加熱により、あるいは光照射により硬化させることが好ましい。なお、ここでは説明を容易にするために、ベースアノード線951を遮光膜(反射膜)にするとして説明をする。

第102図のように、ベースアノード線951はアレイ基板71の表面(なお、表面に限定するものではない。遮光膜/反射膜とするという思想を満足させるためには、ICチップ14の裏面に光が入射しなければよいのである。したがって、基板71の内面あるいは内層にベースアノード線951などを形成してもよいことは言うまでもない。また、基板71の裏面にベースアノード線951(反射膜、光吸収膜として機能

10

15

20

25

する構成または構造)を形成することにより、IC14に光が入射することを防止または抑制できるのであれば、アレイ基板71の裏面でもよい。)に遮光膜の機能を有するように形成または配置する。

また、第102図などでは、遮光膜などはアレイ基板71に形成するとしたがこれに限定するものではなく、ICチップ14の裏面に直接に遮光膜などを形成してもよい。この場合は、ICチップ14の裏面に絶縁膜102(図示せず)を形成し、この絶縁膜上に遮光膜もしくは反射膜などを形成する。また、ソースドライバ14がアレイ基板71に直接に形成する構成(低温ポリシリコン技術、高温ポリシリコン技術、固相成長技術、アモルファスシリコン技術によるドライバ構成)の場合は、遮光膜、光吸収膜あるいは反射膜を基板71に形成し、その上にドライバ回路14を形成(配置)すればよい。

ICチップ14には電流源634など、微少電流を流すトランジスタ素子が多く形成されている(第102図の回路形成部1021)。微少電流を流すトランジスタ素子に光が入射すると、ホトコンダクタ現象が発生し、出力電流(プログラム電流 Iw)、親電流量、子電流量などが異常な値(バラツキが発生するなど)となる。特に、有機ELなどの自発光素子は、基板71内でEL素子15から発生した光が乱反射するため、表示領域50以外の箇所から強い光が放射される。この放射された光が、ICチップ14の回路形成部1021に入射するとホトコンダクタ現象を発生する。したがって、ホトコンダクタ現象の対策は、EL表示デバイスに特有の対策である。

この課題に対して、本発明では、ベースアノード線951を基板71上に構成し、遮光膜する。ベースアノード線951の形成領域は第102図に図示するように、回路形成部1021を被覆するようにする。以上のように、遮光膜(ベースアノード線951)を形成することにより、ホトコンダクタ現象を完全に防止できる。特にベースアノード配線951などのEL電源線は、画面書き換えに伴い、電流がながれて多少の電

位が変化する。しかし、電位の変化量は、1 Hタイミングで少しずつ変化するため、ほど、グランド電位(電位変化しないという意味)として見なせる。したがって、ベースアノード線951あるいはベースカソード線は、遮光の機能だけでなく、シールドの効果も発揮する。

5 有機ELなどの自発光素子は、基板71内でEL素子15から発生した光が乱反射するため、表示領域50以外の箇所から強い光が放射される。この乱反射光を防止あるいは抑制するため、第101図に図示するように、画像表示に有効な光が通過しない箇所(無効領域)に光吸収膜1011を形成する(逆に有効領域とは、表示領域50およびその近傍)。

10

15

20

光吸収膜を形成する箇所は、封止フタ85の外面(光吸収膜1011a)、封止フタ85の内面(光吸収膜1011c)、基板70の側面(光吸収膜1011d)、基板の画像表示領域以外(光吸収膜1011b)などである。なお、光吸収膜に限定するものではなく、光吸収シートを取り付けてもよく、また、光吸収壁でもよい。また、光吸収の概念には、光を散乱させることのより、光を発散させる方式あるいは構造も含まれる、また、広義には反射により光を封じこめる方式あるいは構成も含まれる。

光吸収膜を構成する物質としては、アクリル樹脂などの有機材料にカーボンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に分散させたもの、カラーフィルターの様にゼラチンやカゼインを黒色の酸性染料で染色したものが例示される。その他、単一で黒色となるフルオラン系色素を発色させて用いたものでもよく、緑色系色素と赤色系色素とを混合した配色ブラックを用いることもできる。また、スパッタにより形成されたPrMnO3膜、プラズマ重合により形成されたフタロシアニン膜等が例示される。

25 以上の材料はすべて黒色の材料であるが、光吸収膜としては、表示素子が発生する光色に対し、補色の関係の材料を用いても良い。例えば、カラーフィルター用の光吸収材料を望ましい光吸収特性が得られるように改良して用いれば良い。基本的には前記した黒色吸収材料と同様に、

色素を用いて天然樹脂を染色したものを用いても良い。また、色素を合成樹脂中に分散した材料を用いることができる。色素の選択の範囲は黒色色素よりもむしろ幅広く、アゾ染料、アントラキノン染料、フタロシアニン染料、トリフェニルメタン染料などから適切な1種、もしくはそれらのうち2種類以上の組み合わせでも良い。

また、光吸収膜としては金属材料を用いてもよい。たとえば、六価クロムが例示される。六価クロムは黒色であり、光吸収膜として機能する。その他、オパールガラス、酸化チタンなどの光散乱材料であってもよい。 光を散乱させることにより、結果的に光を吸収することと等価になるからである。

なお、封止フタ85は、 $4\mu$ m以上 $15\mu$ m以下の樹脂ビーズ1012を含有させた封止樹脂1031を用いて、基板71と封止フタ85とを接着する。フタ85は加圧せずに配置し、固定する。

10

15

20

25

第99図の実施例は、共通アノード線962をICチップ14の近傍に形成(配置)するように図示したが、これに限定するものではない。たとえば、第103図に図示するように、表示領域50の近傍に形成してもよい。また、形成することが好ましい。なぜならば、ソース信号線18とアノード配線952とが短距離で、かつ平行して配置(形成)する部分が減少するからである。ソース信号線18とアノード配線952とが短距離で、かつ平行に配置されると、ソース信号線18とアノード配線952間に寄生容量が発生するからである。第103図のように、表示領域50の近傍に共通アノード線962を配置するとその問題点はなくなる。画面表示領域50から共通アノード線962の距離K(第103図を参照)は、1mm以下にすることが好ましい。

共通アノード線962は、極力低抵抗化するため、ソース信号線18を形成する金属材料で形成することが好ましい。本発明では、Cu薄膜、Al薄膜あるいはTi/Al/Tiの積層構造、あるいは合金もしくはアマンガムからなる金属材料(SDメタル)で形成している。したがっ

15

20

25

て、ソース信号線18と共通アノード線962が交差する箇所はショートすることを防止するため、ゲート信号線17を構成する金属材料(GEメタル)に置き換える。ゲート信号線は、Mo/Wの積層構造からなる金属材料で形成している。

5 一般的に、ゲート信号線17のシート抵抗は、ソース信号線18のシート抵抗より高い。これは、液晶表示装置で一般的である。しかし、有機EL表示パネルにおいて、かつ電流駆動方式では、ソース信号線18を流れる電流は1~5μΑと微少である。したがって、ソース信号線18の配線抵抗が高くとも電圧降下はほとんど発生せず、良好な画像表示を実現できる。液晶表示装置においては、電圧でソース信号線18に画像データを書き込む。したがって、ソース信号線18の抵抗値が高いと画像を1水平走査期間に書き込むことができない。

しかし、本発明の電流駆動方式では、ソース信号線18の抵抗値が高く(つまり、シート抵抗値が高い)とも、課題とはならない。したがって、ソース信号線18のシート抵抗は、ゲート信号線17のシート抵抗より高くともよい。したがって、本発明のEL表示パネルにおいて(概念的には、電流駆動方式の表示パネルあるいは表示装置において)、第104図に図示するように、ソース信号線18をGEメタルで作製(形成)し、ゲート信号線17をSDメタルで作製(形成)してもよい(液晶表示パネルと逆)。

第107図は、第99図、第103図の構成に加えて、ゲートドライバ12を駆動する電源配線1051を配置した構成である。電源配線1051はパネルの表示領域50の右端 $\rightarrow$ 下辺 $\rightarrow$ 表示領域50の左端に引き回している。つまり、ゲートドライバ12aと12bの電源とは同一になっている。

しかし、ゲート信号線 1 7 a を選択するゲートドライバ 1 2 a (ゲート信号線 1 7 a は T F T 1 1 b 、 T F T 1 1 c を制御する) と、ゲート信号線 1 7 b を選択するゲートドライバ 1 2 b (ゲート信号線 1 7 b は

10

15

20

25

WO 03/027998 PCT/JP02/09668

191

TFT11dを制御し、EL素子15に流れる電流を制御する)とは、電源電圧を異ならせることが好ましい。特に、ゲート信号線17aの振幅(オン電圧-オフ電圧)は小さいことが好ましい。ゲート信号線17aの振幅が小さくなるほど、画素16のコンデンサ19への突き抜け電圧が減少するからである(第1図などを参照)。一方、ゲート信号線17bはEL素子15を制御する必要があるため、振幅は小さくできない。

したがって、第108図に図示するように、ゲートドライバ12aの 印加電圧はVha(ゲート信号線17aのオフ電圧)と、Vla(ゲー ト信号線17aのオン電圧)とし、ゲートドライバ12aの印加電圧は Vhb(ゲート信号線17bのオフ電圧)と、Vla(ゲート信号線1 7bのオン電圧)とする。Vla < Vlbなる関係とする。なお、 VhaとVhbとは、略一致させてもよい。

ゲートドライバ12は、通常、NチャンネルトランジスタとPチャンネルトランジスタとで構成するが、Pチャンネルトランジスタのみで形成することが好ましい。アレイの作製に必要となるマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。したがって、第1図、第2図などに例示したように、画素16を構成するTFTをPチャンネルトランジスタとするとともに、ゲートドライバ12もPチャンネルトランジスタで形成あるいは構成する。NチャンネルトランジスタとPチャンネルトランジスタでゲートドライバを構成すると必要なマスク数は10枚となるが、Pチャンネルトランジスタのみで形成すると必要なマスク数は5枚になる。

しかし、Pチャンネルトランジスタのみでゲートドライバ12などを構成すると、レベルシフタ回路をアレイ基板71に形成できない。レベルシフタ回路はNチャンネルトランジスタとPチャンネルトランジスタとで構成するからである。

この課題に対して、本発明では、レベルシフタ回路機能を、電源IC 1091に内蔵させている。第109図はその実施例である。電源IC

15

20

25

1091はゲートドライバ12の駆動電圧、EL素子15のアノード、 カソード電圧、ソースドライバ14の駆動電圧を発生させる。

電源IC1091はゲートドライバ12のEL素子15のアノード、 カソード電圧を発生させるため、高い耐圧の半導体プロセスを使用する 必要がある。この耐圧があれば、ゲートドライバ12の駆動する信号電 圧までレベルシフトすることができる。

したがって、レベルシフトおよびゲートドライバ12の駆動は第10 9 図の構成で実施する。入力データ(画像データ、コマンド、制御デー タ)992はソースドライバ14に入力される。入力データにはゲート ドライバ12の制御データも含まれる。ソースドライバ14は耐圧(動 10 作電圧)が5(V)である。一方、ゲートドライバ12は動作電圧が1 5 (V) である。ソースドライバ14から出力されるゲートドライバ1 2に出力される信号は、5 (V)から15 (V)にレベルシフトする必 要がある。このレベルシフトを電源回路(IC)1091で行う。第1 09図ではゲートドライバ12を制御するデータ信号も電源IC制御 信号1092としている。

電源回路1091は入力されたゲートドライバ12を制御するデー 夕信号1092を内蔵するレベルシフタ回路でレベルシフトし、ゲート ドライバ制御信号1093として出力し、ゲートドライバ12を制御す る。

以下、基板71に内蔵するゲートドライバ12をPチャンネルのトラ ンジスタのみで構成した本発明のゲートドライバ12について説明を する。先にも説明したように、画素16とゲートドライバ12とをPチ ャンネルトランジスタのみで形成する(つまり、基板71に形成するト ランジスタはすべてPチャンネルトランジスタである。反対に言えば、 Nチャンネルのトランジスタを用いない状態)ことにより、アレイの作 製に必要となるマスク数が減少し、製造歩留まり向上、スループットの 向上が見込まれる。また、Pチャンネルトランジスタの性能のみの向上

に取り組みができるため、結果として特性改善が容易である。たとえば、 Vt電圧の低減化(より 0 (V)に近くするなど)、Vtバラツキの減 少を、CMOS構造(PチャンネルとNチャンネルトランジスタを用い る構成)よりも容易に実施できる。

5 一例として、第106図に図示するように、本発明は、表示領域50の左右に1相(シフトレジスタ)ずつ、ゲートドライバ12を配置または形成あるいは構成している。ゲートドライバ12など(画素16のトランジスタも含む)は、プロセス温度が450度(摂氏)以下の低温ポリシリコン技術で形成または構成するとして説明するが、これに限定するものではない。プロセス温度が450度(摂氏)以上の高温ポリシリコン技術を用いて構成してもよく、また、固相(CGS)成長させた半導体膜を用いてTFTなどを形成したものを用いてもよい。その他、有機TFTで形成してもよい。また、アモルファスシリコン技術で形成あるいは構成したTFTであってもよい。

15

20

25

一方のゲートドライバ12は、選択側のゲートドライバ12aである。ゲート信号線17aにオンオフ電圧を印加し、画素TFT11を制御する。他方のゲートドライバ12は、EL素子15に流す電流を制御(オンオフさせる)するゲートドライバ12bである。本発明の実施例では、主として第1図の画素構成を例示して説明をするがこれに限定するものではない。第50図、第51図、第54図などの他の画素構成においても適用できることは言うまでもない。また、本発明のゲートドライバ12の構成あるいはその駆動方式は、本発明の表示パネル、表示装置あるいは情報表示装置との組み合わせにおいて、より特徴ある効果を発揮する。しかし、他の構成においても特徴ある効果を発揮できることは言うまでもない。

なお、以下に説明するゲートドライバ12の構成あるいは配置形態は、 有機EL表示パネルなどの自己発光デバイスに限定されるものではない。液晶表示パネルあるいは電磁遊動表示パネルなどにも採用すること

ができる。たとえば、液晶表示パネルでは、画素の選択スイッチング素子の制御として本発明のゲートドライバ12の構成あるいは方式を採用してもよい。また、ゲートドライバ12を2相用いる場合は、1相を画素のスイッチング素子の選択用として用い、他方を画素において、保持容量の1方の端子に接続してもよい。この方式は、独立CC駆動(容量結合駆動法)と呼ばれるものである。また、第111図、第113図などで説明する構成は、ゲートドライバ12だけでなく、ソースドライバ14のシフトレジスタ回路などにも採用することができることは言うまでもない。

5

10 本発明のゲートドライバ12は、先に説明した第6図、第13図、第16図、第20図、第22図、第24図、第26図、第27図、第28図、第29図、第34図、第37図、第40図、第41図、第48図、第82図、第91図、第92図、第93図、第103図、第104図、第105図、第106図、第107図、第108図、第109図などの15 ゲートドライバ12として実施あるいは採用することが好ましい。

第111図は、本発明のゲートドライバ12のブロック図である。説明を容易にするため、4段分しか図示していないが、基本的には、ゲート信号線17の数に対応する単位ゲート出力回路1111が形成または配置される。

20 第111図に図示するように、本発明のゲートドライバ12(12a、12b)では、4つのクロック端子(SCK0、SCK1、SCK2、SCK3)と、1つのスタート端子(データ信号(SSTA))、シフト方向を上下反転制御する2つの反転端子(DIRA、DIRB、これらは、逆相の信号を印加する)の信号端子から構成される。また、電源25 端子としてL電源端子(VBB)と、H電源端子(Vd)などから構成される。

なお、本発明のゲートドライバ12は、すべてPチャンネルのTFT (トランジスタ)で構成しているため、レベルシフタ回路(低電圧の口

ジック信号を高電圧のロジック信号に変換する回路)をゲートドライバ に内蔵することができない。そのため、第109図などに図示した電源 回路(IC)1091内にレベルシフタ回路を配置または形成している。電源回路(IC)1091は、ゲートドライバ12からゲート信号線17に出力するオン電圧(画素16TFTの選択電圧)、オフ電圧(画素16TFTの選択電圧)、オフ電圧(画素16TFTの選択電圧)、オフ電圧(画素16TFTの非選択電圧)に必要な電位の電圧を作成する。そのため、電源IC(回路)1091が使用する半導体の耐圧プロセスは、十分な耐圧がある。したがって、電源IC1091でロジック信号をレベルシフト(LS)すると都合がよい。したがって、コントローラ(図示せず)から出力されるゲートドライバ12の制御信号は、電源IC1091に入力し、レベルシフトしてから、本発明のゲートドライバ12に入力する。コントローラ(図示せず)から出力されるソーストドライバ回路14の制御信号は、直接に本発明のソースドライバ14などに入力する(レベルシフトの必要がない)。

5

10

また、画素16をPチャンネルのトランジスタで構成することにより、 Pチャンネルトランジスタで形成したゲートドライバ12とのマッチ ングが良くなる。Pチャンネルトランジスタ(第1図の画素構成では、

10

15

20

25

TFT11b、11c、TFT11d)はL電圧でオンする。一方、ゲートドライバ12もL電圧が選択電圧である。Pチャンネルのゲートドライバは第113図の構成でもわかるが、Lレベルを選択レベルとするとマッチングが良い。Lレベルが長期間保持できないからである。一方、H電圧は長時間保持することができる。

また、EL素子15に電流を供給する駆動用TFT(第1図ではTFT11a)もPチャンネルで構成することにより、EL素子15のカソードが金属薄膜のべた電極に構成することができる。また、アノード電位Vddから順方向にEL素子15に電流を流すことができる。以上の事項から、画素16のトランジスタをPチャンネルとし、ゲートドライバ12のトランジスタもPチャンネルとすることがよい。以上のことから、本発明の画素16を構成するトランジスタ(駆動用TFT、イッチング用TFT)をPチャンネルで形成し、ゲートドライバ12のトランジスタをPチャンネルで構成するという事項は単なる設計事項ではない。

この意味で、レベルシフタ(LS)回路を、基板71に直接に形成してもよい。つまり、レベルシフタ(LS)回路をNチャンネルとPチャンネルトランジスタで形成する。コントローラ(図示せず)からのロジック信号は、基板71に直接形成されたレベルシフタ回路で、Pチャンネルトランジスタで形成されたゲートドライバ12のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ12に印加する。

なお、レベルシフタ回路を半導体チップで形成し、基板71にCOG 実装などしてもよい。また、ソースドライバ14は、第109図などに も図示しているが、基本的に半導体チップで形成し、基板71にCOG 実装する。ただし、ソースドライバ14を半導体チップで形成すること に限定するものではなく、ポリシリコン技術を用いて基板71に直接に 形成してもよい。画素16を構成するトランジスタ11をPチャンネル

で構成すると、プログラム電流は画素16からソース信号線18に流れ出す方向になる。そのため、ソースドライバの単位電流回路634(第73図、第74図などを参照のこと)は、Nチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ14はプログラム電流 I wを引き込むように回路構成する必要がある。

したがって、画素16の駆動用TFT11a (第1図の場合)がPチャンネルトランジスタの場合は、必ず、ソースドライバ14はプログラム電流Iwを引き込むように、単位電流源634をNチャンネルトランジスタで構成する。ソースドライバ14をアレイ基板71に形成するには、Nチャンネル用マスク(プロセス)とPチャンネル用マスク(プロセス)の両方を用いる必要がある。概念的に述べれば、画素16とゲートドライバ12をPチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはNチャンネルで構成するのが本発明の表示パネル(表示装置)である。

10

なお、説明を容易にするため、本発明の実施例では、第1図の画素構 15 成を例示して説明をする。しかし、画素16の選択トランジスタ(第1 図ではTFT11c)をPチャンネルで構成し、ゲートドライバ12を Pチャンネルトランジスタで構成するなどの本発明の技術的思想は、第 1 図の画素構成に限定されるものではない。たとえば、電流駆動方式の 20 画素構成では第42図に図示するカレントミラーの画素構成にも適用 することができることは言うまでもない。また、電圧駆動方式の画素構 成では、第62図に図示するような2つのTFT(選択トランジスタは TFT11b、駆動トランジスタはTFT11a)にも適用することが できる。もちろん、第111図、第113図のゲートドライバ12の構 成も適用でき、また、組み合わせて装置などを構成できる。したがって、 25 以上の説明した事項、以下に説明する事項は、画素構成などに限定され るものではない。

また、画素 1 6 の選択トランジスタを P チャンネルで構成し、ゲート

ドライバをPチャンネルトランジスタで構成するという構成は、有機E Lなどの自己発光デバイス(表示パネルあるいは表示装置)に限定され るものではない。たとえば、液晶表示デバイスにも適用することができ る。

反転端子(DIRA、DIRB)は各単位ゲート出力回路1111に対し、共通の信号が印加される。なお、第113図の等価回路図をみれば、理解できるが、反転端子(DIRA、DIRB)は互いに逆極性の電圧値を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子(DIRA、DIRB)に印加している電圧の極性を反転させる。

5

10

15

20

25

なお、第111図の回路構成は、クロック信号線数は4つである。4 つが本発明では最適な数であるが、本発明はこれに限定するものではない。4つより少なくてもまたは4つより多くてもよい。

クロック信号(SCK0、SCK1、SCK2、SCK3)の入力は、 隣接した単位ゲート出力回路1111で異ならせている。たとえば、単 位ゲート出力回路1111aには、クロック端子のSCK0がOCに、 SCK2がRSTに入力されている。この状態は、単位ゲート出力回路 1111cも同様である。単位ゲート出力回路1111aに隣接した単 位ゲート出力回路1111b(次段の単位ゲート出力回路)は、クロッ ク端子のSCK1がOCに、SCK3がRSTに入力されている。した がって、単位ゲート出力回路1111に入力されるクロック端子は、S CK0がOCに、SCK2がRSTに入力され、次段は、クロック端子 のSCK1がOCに、SCK3がRSTに入力され、次段は、クロック端子 のSCK1がOCに、SCK3がRSTに入力され、さらに次段の単位 ゲート出力回路1111に入力されるクロック端子は、SCK0がOC に、SCK2がRSTに入力され、というように交互に異ならせている。

第113図が単位ゲート出力回路1111の回路構成である。構成するトランジスタはPチャンネルのみで構成している。第114図が第1 13図の回路構成を説明するためのタイミングチャートである。なお、

15

20

25

WO 03/027998 PCT/JP02/09668

199

第112図は第113図の複数段分におけるタイミングチャートを図示したものである。したがって、第113図を理解することにより、全体の動作を理解することができる。動作の理解は、文章で説明するよりも、第113図の等価回路図を参照しながら、第114図のタイミングチャートを理解することにより達成されるため、詳細な各トランジスタの動作の説明は省略する。

Pチャンネルのみでドライバ回路構成を作成すると、基本的にゲート信号線17をHレベル(第113図ではVd電圧)に維持することは可能である。しかし、Lレベル(第113図ではVBB電圧)に長時間維持することは困難である。しかし、画素行の選択時などの短期間維持は十分にできる。IN端子に入力された信号と、RST端子に入力されたSCKクロックにより、n1が変化し、n2はn1の反転信号状態となる。n2の電位とn4の電位とは同一極性であるが、OC端子に入力されたSCKクロックによりn4の電位レベルはさらに低くなる。この低くなるレベルに対応して、Q端子がその期間、Lレベルに維持される(オン電圧がゲート信号線17から出力される)。SQあるいはQ端子に出力される信号は、次段の単位ゲート出力回路1111に転送される。

第111図、第113図の回路構成において、IN(INA、INb) 端子、クロック端子の印加信号のタイミングを制御することにより、第115図(a)に図示するように、1ゲート信号線17を選択する状態と、第115図(b)に図示するように2ゲート信号線17を選択する状態とを同一の回路構成を用いて実現できる。選択側のゲートドライバ12aにおいて、第115図(a)の状態は、1画素行(51a)を同時に選択する駆動方式である(ノーマル駆動)。また、選択画素行は1行ずつシフトする。第115図(b)は、2画素行を選択する構成である。この駆動方式は、第27図、第28図で説明した複数画素行(51a、51b)の同時選択駆動(ダミー画素行を構成する方式)である。選択画素行は、1画素行ずつシフトし、かつ隣接した2画素行が同時に

選択される。特に、第115図(b)の駆動方法は、最終的な映像を保持する画素行(51a)に対し、画素行51bは予備充電される。そのため、画素16が書き込み易くなる。つまり、本発明は、端子に印加する信号により、2つの駆動方式を切り替えて実現できる。

5 なお、第115図(b)は隣接した画素16行を選択する方式であるが、第116図に図示するように、隣接した以外の画素16行を選択してもよい(第116図は、3画素行離れた位置の画素行を選択している実施例である)。また、第113図の構成では、4画素行の組で制御される。4画素行のうち、1画素行を選択するか、連続した2画素行を選れるかの制御を実施できる。これは、使用するクロック(SCK)が4本によることの制約である。クロック(SCK)8本になれば、8画素行の組で制御を実施できる。

選択側のゲートドライバ12aの動作は、第115図の動作である。 第115図(a)に図示するように、1画素行を選択し、選択位置を1水平同期信号に同期して1画素行ずつシフトする。また、第115図 (b)に図示するように、2画素行を選択し、選択位置を1水平同期信 号に同期して1画素行ずつシフトする。

15

20

25

次に、本発明のEL表示パネルを備える電子機器についての実施例について説明をする。第57図は情報端末装置の一例としての携帯型電話機の平面図である。筐体573にアンテナ571、テンキー572などが取り付けられている。572a~572eが表示色切換キーあるいは電源オンオフ、フレームレート切り替えキーなどである。

表示色切換キーが1度押されると表示色は8色モードに、つづいて同一のキーが押されると表示色は256色モード、さらに同一のキーが押されると表示色は4096色モードとなるようにシーケンスを組んでもよい。キーは押下されるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対応する変更キーを設けてもよい。この場合、表示色切換キーは3つ(以上)となる。

15

20

PCT/JP02/09668

表示色切換キーはプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切り換えるものでもよい。たとえば、4096色を受話器に音声入力すること、たとえば、「高品位表示」、「256色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面50に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。

また、表示色の切り替えは電気的に切り換えるスイッチでもよく、表示パネルの表示部21に表示させたメニューを触れることにより選択 10 するタッチパネルでも良い。また、スイッチを押さえる回数で切り換える、あるいはクリックボールのように回転あるいは方向により切り換えるように構成してもよい。

また、上述した表示色切換キーの代わりに、フレームレートを切り換えるキーなどとしてもよい。また、動画と静止画とを切り換えるキーなどとしてもよい。また、動画と静止画のフレームレートなどの複数の要件を同時に切り換えるようにしてもよい。また、押され続けると徐々に(連続的に)フレームレートが変化するように構成されていてもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサCはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。

なお、表示色などによりフレームレートを切り換えるという技術的思 25 想は携帯型電話機に限定されるものではなく、パームトップコンピュー タや、ノートパソコン、ディスクトップパソコン、携帯型時計など表示 画面を有する機器に広く適用することができる。また、有機EL表示パ ネルに限定されるものではなく、液晶表示パネル、トランジスタパネル、

15

20

25

PLZTパネル、CRTなどにも適用することができる。

第57図では図示していないが、本発明の携帯型電話機は筐体573の裏側にCCDカメラを備えている。このCCDカメラで撮影し画像は即時に表示パネルの表示画面50に表示できる。CCDカメラで撮影したデータは、表示画面50に表示することができる。CCDカメラの画像データは24ビット(1670万色)、18ビット(26万色)、16ビット(6.5万色)、12ビット(4096色)、8ビット(256色)をキー572入力で切り替えることができる。

表示データが12ビット以上の時は、誤差拡散処理を行って表示する。 10 つまり、CCDカメラからの画像データが内蔵メモリの容量以上の時は、 誤差拡散処理などを実施し、表示色数を内蔵画像メモリの容量以下とな るように画像処理を行う。

今、ソースドライバ14には4096色(RGB各4ビット)で1画面の内蔵RAMを具備しているとして説明する。モジュール外部から送られてくる画像データが4096色の場合は、直接ソースドライバ14の内蔵画像RAMに格納され、この内蔵画像RAMから画像データを読み出し、表示画面50に画像を表示する。

画像データが26万色(G:6ビット、R、B:5ビットの計16ビット)の場合は、誤差拡散コントローラの演算メモリにいったん格納され、かつ同時に誤差拡散あるいはディザ処理を行う演算回路で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理などにより16ビットの画像データは内蔵画像RAMのビット数である12ビットに変換されてソースドライバ14に転送される。ソースドライバ14はRGB各4ビット(4096色)の画像データを出力し、表示画面50に画像を表示する。

さらに、本発明のEL表示パネルあるいはEL表示装置もしくは駆動 方法を採用した実施の形態について、図面を参照しながら説明する。

第58図は本発明の実施の形態におけるビューファインダの断面図

である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、第58図において、接眼カバーを省略している。以上のことは他の図面においても該当する。

ボデー573の裏面は暗色あるいは黒色にされている。これは、EL表示パネル(表示装置)574から出射した迷光がボデー573の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板( $\lambda/4$  板など)108、偏光板109などが配置されている。このことは第10図、第11図でも説明している。

5

10

15

20

25

接眼リング581には拡大レンズ582が取り付けられている。観察者は接眼リング581をボデー573内での挿入位置を可変して、表示パネル574の表示画像50にピントがあうように調整する。

また、必要に応じて表示パネル 5 7 4 の光出射側に凸レンズ 5 8 3 を配置すれば、拡大レンズ 5 8 2 に入射する主光線を収束させることができる。そのため、拡大レンズ 5 8 2 のレンズ径を小さくすることができ、ビューファインダを小型化することができる。

第59図はデジタルビデオカメラの斜視図である。ビデオカメラは撮影(撮像)レンズ部592とデジタルビデオカメラ本体573と具備し、撮影レンズ部592とビューファインダ部573とは背中合わせとなっている。また、ビューファインダ(第58図も参照)573には接眼カバーが取り付けられている。観察者(ユーザー)はこの接眼カバー部から表示パネル574の表示部50を観察する。

また、本発明のEL表示パネルである表示部50は表示モニターとしても使用されている。表示部50は支点591で角度を自由に調整できる。表示部50を使用しない時は、格納部593に格納される。

スイッチ594は以下の機能を実施する切り替えあるいは制御スイッチである。スイッチ594は表示モード切り替えスイッチである。スイッチ594は、携帯型電話機などにも取り付けることが好ましい。こ

5

の表示モード切り替えスイッチ594について説明をする。

本発明の駆動方法の1つにN倍の電流をEL素子15に流し、1Fの 1/Mの期間だけ点灯させる方法がある。この点灯させる期間を変化させることにより、明るさをデジタル的に変更することができる。たとえば、N=4として、EL素子15には4倍の電流を流す。点灯期間を1/Mとし、M=1、2、3、4と切り替えれば、1倍から4倍までの明るさ切り替えが可能となる。なお、M=1、1.5、2、3、4、5、6 などと変更できるように構成してもよい。

以上の切り替え動作は、携帯型電話機の電源をオンしたときに、表示 10 画面50を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとE L素子15は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンを押すことにより表示輝度を高くできるように構成しておく。

したがって、ユーザーがボタン594で切り替えできるようにしてお20 くか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を50%、60%、80%などとユーザーなどが設定できるように構成しておくことが好ましい。

なお、表示画面 5 0 はガウス分布表示にすることが好ましい。ガウス 25 分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式で ある。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じ られる。主観評価によれば、周辺部が中央部に比較して 7 0 % の輝度を 保っておれば、視覚的に遜色ない。さらに低減させて、 5 0 % 輝度とし

20

てもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説明したN倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法)を用いて画面の上から下方向に、ガウス分布を発生させている。

5 具体的には、画面の上部と下部とではMの値を大きくし、中央部でMの値を小さくする。これは、ゲートドライバ12のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度(画角0.9)を50%にしたとき、10 輝度が100%の場合と比較して約20%の低消費電力化が可能である。周辺輝度(画角0.9)を70%にした時、輝度が100%の場合と比較して約15%の低消費電力化が可能である。

なお、ガウス分布表示をオンオフできるように切り替えスイッチなどを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、周辺輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことが好ましい。

液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。

また、フレームレートが所定の場合、室内の蛍光灯などの点灯状態と 25 干渉してフリッカが発生することがある。例えば、蛍光灯が60Hzの 交流で点灯している場合、EL表示素子15がフレームレート60Hz で動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられることがある。これを避けるためにはフレームレート

20

25

WO 03/027998 PCT/JP02/09668

206

を変更すればよい。本発明はフレームレートの変更機能を付加している。また、N倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法)において、NまたはMの値を変更できるように構成している。

5 以上の機能をスイッチ594で実現できるようにする。スイッチ59 4は表示画面50のメニューにしたがって、複数回おさえることにより、 以上に説明した機能を切り替え実現する。

なお、以上の事項は、携帯型電話機だけに限定されるものではなく、 テレビ、モニターなどに用いることができることはいうまでもない。ま 10 た、どのような表示状態にあるかをユーザーがすぐに認識できるように、 表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下 の事項に対しても同様である。

本実施の形態のEL表示装置などはデジタルビデオカメラだけでなく、第60図に示すようなデジタルスチルカメラにも適用することができる。表示装置はカメラ本体601に付属されたモニター50として用いる。カメラ本体601にはシャッタ603の他、スイッチ594が取り付けられている。

以上は表示パネルの表示領域が比較的小型の場合であるが、30インチ以上のような大型になると表示画面50がたわみやすい。その対策のため、本発明では第61図に示すように表示パネルに外枠611をつけ、外枠611をつりさげることができるように固定部材614を備えている。この固定部材614を用いて、壁などに取り付ける。

しかし、表示パネルの画面サイズが大きくなると重量も大きくなる。 そのため、表示パネルの下側に脚取り付け部 6 1 3 を配置し、複数の脚 6 1 2 で表示パネルの重量を保持できるようにしている。

脚612は矢符Aに示すように左右に移動でき、また、脚612は矢符Bに示すように伸縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。

10

15

20

第61図に示すテレビでは、画面の表面を保護フィルム(保護板でもよい)で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが1つの目的である。保護フィルムの表面にはAIRコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況(外光)が映り込むことを抑制している。

また、保護フィルムと表示パネルとの間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。さらに、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルムとの間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。

また、保護フィルムと表示パネルとの間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。

保護フィルムとしては、ポリカーボネートフィルム(板)、ポリプロピレンフィルム(板)、アクリルフィルム(板)、ポリエステルフィルム(板)、PVAフィルム(板)などが例示される。その他エンジニアリング樹脂フィルム(ABSなど)などを用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面に対して、エポキシ樹脂、フェノール樹脂、アクリル樹脂などを0.5mm以上2.0mm以下の厚みでコーティングすることでも同様の効果が得られる。また、これらの樹脂表面にエンボス加工などをすることも有効である。

25 また、保護フィルムあるいはコーティング材料の表面をフッ素コート することも効果がある。表面についた汚れを洗剤などで容易にふき落と すことが可能となるからである。また、保護フィルムを厚く形成し、フ ロントライトと兼用するようにしてもよい。

本発明の実施例における表示パネルは、3辺フリーの構成と組み合わせることも有効であることはいうまでもない。特に3辺フリーの構成は画素がアモルファスシリコン技術を用いて作製されているときに有効である。また、アモルファスシリコン技術で形成されたパネルでは、トランジスタ素子の特性バラツキのプロセス制御が不可能であるため、本発明のN倍パルス駆動、リセット駆動、ダミー画素駆動などを実施することが好ましい。したがって、本発明におけるトランジスタなどは、ポリシリコン技術によるものに限定するものではなく、アモルファスシリコンによるものであってもよい。

5

- 10 なお、本発明のN倍パルス駆動(第13図、第16図、第19図、第20図、第22図、第24図、第30図などを参照)などは、低温ポリシリコン技術でトランジスタ11を形成して表示パネルと同様、アモルファスシリコン技術でトランジスタ11を形成した表示パネルに有効である。アモルファスシリコンのトランジスタ11では、隣接したトランジスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている(特に、第22図、第24図、第30図のN倍パルス駆動はアモルファスシリコンで形成したトランジスタの画素構成において有効である)。
- 20 本発明の実施例で説明した技術的思想はデジタルビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯型電話機のモニター、PHS、携帯情報端末およびそのモニター、デジタルスチルカメラおよびそのモニターにも適用できる。
- 25 また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートブック型およびデスクトップ型パーソナルコンピュータにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、腕時計およびその表示装置にも適用できる。

5

15

20

さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変にできるように構成することが好ましい。これは、RGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。また、広告あるいはポスターなどの表示装置、RGBの信号器、警報表示灯などにも応用できる。

また、スキャナの光源としても有機EL表示パネルは有効である。 R 10 G B のドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。

また、液晶表示装置のバックライトにも有機EL表示装置は有効である。EL表示装置(バックライト)のRGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、R、G、B光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。

なお、第1図などの図面では、本発明におけるEL素子15をOLE Dとして捉えてダイオードの記号を用いて示している。しかしながら、本発明におけるEL素子15はOLEDに限られるわけではなく、素子 15に流れる電流量によって輝度が制御されるものであればよい。そのような素子としては無機EL素子が例示される。その他、半導体で構成

される白色発光ダイオードが例示される。また、一般的な発光ダイオードが例示される。その他、発光トランジスタでもよい。また、素子15 は必ずしも整流性が要求されるものではない。双方向性ダイオードであってもよい。

5 上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。

## 10 〔産業上の利用の可能性〕

本発明に係るEL表示装置は、薄型のテレビ、デジタルビデオカメラ、 デジタルスチルカメラ、携帯型電話機などの表示部として有用である。

PCT/JP02/09668

## 売請 求 の 範 囲

211

5 1. 複数のソース信号線と、前記ソース信号線を介して供給される電流に応じた輝度で発光する複数のEL素子と、前記ソース信号線を介して画像の階調に応じた電流を前記EL素子に供給するソースドライバとを備えるEL表示装置において、

前記ソースドライバは、

15

20

25

10 基準信号を生成する基準信号生成手段と、

前記基準信号生成手段によって生成された基準信号を電流にて出力する第1電流源と、

前記ソース信号線に対応して複数設けられ、それぞれが、前記第1電流源によって出力された基準信号を電圧にて受け渡すように構成されている第2電流源とを具備し、

前記第2電流源のそれぞれが有している基準信号を用いて前記画像の 階調に応じた電流を生成するように構成されている、EL表示装置。

2. 前記第2電流源のそれぞれには、選択された場合に前記基準信号 を電流にて出力するように構成されている単位トランジスタが複数接続 され、

前記ソースドライバは、前記画像の階調に応じて1または複数の前記 単位トランジスタを選択するように構成されており、

表示可能な階調数をKとし、前記単位トランジスタの大きさをS t (平方 $\mu$  m)としたとき、 $4.0 \le K$  / (S t) $^{1/2}$  かつS t  $\le 3.00$  の関係を満足するように構成されている請求の範囲第1項に記載のE L 表示装置。

3. 前記複数の第2電流源は、2平方mm以下の領域内に形成されている請求の範囲第1項に記載のEL表示装置。

4. 前記ソースドライバには、前記EL素子から発せられる光が前記第1電流源および第2電流源に照射されることを防止するための遮光膜が形成されている請求の範囲第1項に記載のEL表示装置。

5. 複数のソース信号線と、前記ソース信号線を介して供給される電流に応じた輝度で発光する複数のEL素子と、前記ソース信号線を介して画像の階調に応じた電流を前記EL素子に供給するソースドライバとを備えるEL表示装置において、

前記ソースドライバは、

5

第1単位電流を出力する複数の単位トランジスタを含んでなり、前記 10 第1単位電流を組み合わせることにより所望の電流を前記EL素子に出 力する第1電流出力回路と、

前記第1単位電流よりも大きい第2単位電流を出力する複数の単位トランジスタを含んでなり、前記第2単位電流を組み合わせることにより所望の電流を前記EL素子に出力する第2電流出力回路とを具備し、

- 15 表示すべき階調が所定の階調よりも低い場合に、該表示すべき階調に 応じた電流を出力すべく前記第1電流出力回路を動作させ、表示すべき 階調が所定の階調以上の場合に、該表示すべき階調に応じた電流を出力 すべく前記第2電流出力回路を動作させると共に、所定の電流を前記第 1電流出力回路に出力させるように構成されている、EL表示装置。
- 20 6. 前記第2電流の大きさは、前記第1電流の大きさの4倍以上8倍 以下である請求の範囲第5項に記載のEL表示装置。
  - 7. 前記ソースドライバには、前記EL素子から発せられる光が前記 第1電流出力回路および第2電流出力回路に照射されることを防止する ための遮光膜が形成されている請求の範囲第5項に記載のEL表示装置。
- 25 8. 請求の範囲第2項に記載のEL表示装置を備え、前記EL表示装置に対して画像信号を出力するように構成されている電子機器。
  - 9. EL素子がマトリックス状に形成された表示領域と、

前記EL素子に映像信号を電流として供給するソースドライバとを具

備し、

前記ソースドライバは、

基準電流を発生する基準電流発生手段と、

前記基準電流発生手段からの基準電流が入力され、かつ前記基準電流 5 に対応する第1の電流を出力する第1の電流源と、

前記第1の電流源から出力される第1の電流が入力され、かつ前記第 1の電流に対応する第2の電流を出力する第2の電流源と、

前記第2の電流源から出力される第2の電流が入力され、かつ前記第 2の電流に対応する第3の電流を出力する第3の電流源と、

- 10 前記第3の電流源から出力される第3の電流が入力され、かつ入力画像データに対応して前記第3の電流に対応する単位電流を前記EL素子に出力する複数の単位電流源とを有していることを特徴とするEL表示装置。
  - 10. EL素子がマトリックス状に形成された表示領域と、
- 15 前記EL素子に映像信号を電流として供給するソースドライバとを具備し、

前記ソースドライバは、複数の単位トランジスタを有し、

前記単位トランジスタは、入力された映像信号の大きさに対応して選択された場合に単位電流を出力するように構成されており、

- 20 表示可能な階調数をKとし、前記単位トランジスタの大きさをS t (平 方 $\mu$  m) としたとき、 $4.0 \le K$  / (S t)  $^{1/2}$  かつS t  $\le 3.0.0$  の関係を満足するように構成されていることを特徴とするE L 表示装置。
  - 11. EL素子がマトリックス状に形成された表示領域と、

前記EL素子に映像信号を電流として供給するソースドライバとを具 25 備し、

前記ソースドライバは、第1のトランジスタと、前記第1のトランジスタとカレントミラー接続された複数の第2のトランジスタからなるトランジスタ群とを有し、

前記トランジスタ群は2平方mm以内の範囲に形成されていることを 特徴とするEL表示装置。

- 12. 前記第1のトランジスタは、複数の単位トランジスタから構成され、
- 5 該複数の単位トランジスタは、2平方mm以内の範囲に形成されていることを特徴とする請求の範囲第11項に記載のEL表示装置。
  - 13. EL素子を有する画素がマトリックス状に形成された表示領域と、

前記画素に形成されたトランジスタ素子と、

15

20

10 前記トランジスタ素子をオンオフ制御するゲートドライバと、

前記トランジスタ素子に映像信号を供給するソースドライバとを具備し、

前記ゲートドライバは、Pチャンネルトランジスタで構成されており、 前記画素に形成されたトランジスタは、Pチャンネルトランジスタ素 子であり、

前記ソースドライバは、半導体チップで構成されていることを特徴と するEL表示装置。

14. EL素子と、駆動用トランジスタと、前記駆動用トランジスタと前記EL素子間の経路を形成する第1のスイッチング素子と、前記駆動用トランジスタとソース信号線間の経路を形成する第2のスイッチング素子とが、マトリックス状に形成された表示領域と、

前記第1のスイッチング素子をオンオフ制御する第1のゲートドライバと、

前記第2のスイッチング素子をオンオフ制御する第2のゲートドライ 25 バと、

前記トランジスタ素子に映像信号を印加するソースドライバとを具備し、


前記ゲートドライバは、Pチャンネルトランジスタで構成されており、

前記画素に形成されたトランジスタおよびスイッチング素子は、Pチャンネルトランジスタ素子であり、

前記ソースドライバは、半導体チップで構成されていることを特徴と するEL表示装置。


- 5 15. 前記ソースドライバは、映像信号を電流で出力することを特徴とする請求の範囲第13項または請求の範囲第14項に記載のEL表示装置。
- 16. 前記ゲートドライバは、4つのクロック信号により、データをシフト動作することを特徴とする範囲第13項または請求の範囲第14 10 項に記載のEL表示装置。






第一図















5/117


50 表示画面 51 書き込み画素(行)

52 非表示画素(非表示領域、非点灯領域)


53 表示画素(表示領域、点灯領域)



第5図








## 第7図

WO 03/027998




81 コントロールIC(回路)82 電源IC(回路)83 プリント基板84 フレキシブル基板85 封止ふた86 カソード配線87 アノード配線(Vdd)88 データ信号線89 ゲート制御信号線





第8図







10/117






12/117





























第17図



















第20図












第22図






第23図






第24図






































第31図













第33図


































第39図


















第42図











第44図






第45図






第46図














































第54図











第56図

561 電子ボリウム回路 562 TFTのSD(ソースードレイン)ショート

































WO 03/027998

PCT/JP02/09668






64/117




第64図




第65図











第67図







第68図












711 嵩上げ回路


第71図






721 D/A変換器 722 オペアンプ

第72図






731 アナログスイッチ 732 インバータ


第73図






第74図











## 第76図









781 温度検出回路782 温度制御回路











第79図




















第82図





84

Н5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	•••
H4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-	-	1	•••
НЗ	0	0	0	0	0	0	0	0	0	0	0	0	1	1	ŀ	1	0	0	0	•••
Н2	0	0	0	0	0	0	0	0	1	l	ı	L	0	0	0	0	0	0	0	• • •
Н1	0	0	0	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	-	•••
ОН	0	0	0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	•••
۲4	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	-	1	• • •
٦3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
٦٦	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	•••
L1	0	0	1	1	<b>-</b>	-	-	-	-	1	-	-	1	-	1	1	1	1	1	•••
1-0	0	-	0	1	1	-	1	-	1	1	-	-	1	1	1	1	1	1	1	•••
階調	0	-	2	3	4	5	9	7	æ	6	10	11	12	13	14	15	16	17	18	• • •

第84図

85 117


H5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	•••
Н4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
НЗ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-	-	-	•••
Н2	0	0	0	0	0	0	0	0	0	0	0	0	1	1_1	1	1	0	0	0	•••
H1	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1	1	0	0	-	•••
НО	0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	0	-	0	•••
L4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	L	•••
F3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
۲5	0	0	0	0	1	-	1	1	1	1	1	1	1	1	1	1	1	1	-	• • •
L1	0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	-	•••
٦٥	0	-	0	-	0	1	0	1	1	1	1	1	1	1	-	1	-	1	-	• • •
階調	0	-	2	က	4	5	9	7	8	6	10	11	12	13	14	15	16	17	18	•••


第85図

86

H5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
H4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
нз	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	•••
Н2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	• • •
н	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	•••
НО	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	•••
۲4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	•••
L3	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	•••
L2	0	0	0	0	1	-	1	1	0	0	0	0	1	1	-	1	1	0	0	•••
L1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	-	1	1	1	-	•••
٦٥	0	-	0	1	0	1	0	1	0	1	0	1	0	1	0	1	1	-	_	•••
階調	0	-	2	3	4	5	9	7	ω	ဝ	10	11	12	13	14	15	16	17	18	• • •


第86図






第87図













第89図












第91図





第92図








94/117


932 基準電流信号線 941i 電流入力端子 941o 電流出力端子




第94図


95 117

951 ベースアノード線(アノード電圧線、基幹アノード線) 952 アノード配線 953 接続端子





第95図







第96図































第102図








## 第103図




## 第104図












第106図





## 第107図






第108図







第109図




# 第110図







1111 単位ゲート出力回路

第二二國





第112図







## 第113図







第114図















### 117/117



第117図

International application No.
PCT/JP02/09668

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G09G3/30, 3/20, H03M1/74						
According to	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELD	S SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl <sup>7</sup> G09G3/30, 3/20, H03M1/74						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922–1996 Toroku Jitsuyo Shinan Koho 1994–2002 Kokai Jitsuyo Shinan Koho 1971–2002 Jitsuyo Shinan Toroku Koho 1996–2002						
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
Y A	US 6091203 A (NEC corp.), 18 Jury, 2000(18.07.00), Full text; all drawings & JP 11-282419 A	·	1-4,9-12, 14-16 5-8			
Y	WO 99/65011 A2 (KONINKLIJKE N.V.), 16 December, 1999 (16.12.99), Full text; all drawings & JP 2002-517806 A		1-4,9-12, 14-16			
Y	JP 8-340243 A (Canon Inc.), 24 December, 1996 (24.12.96), Column 2, line 16 to column 4 (Family: none)		1-4,9-12, 14-16			
× Further	er documents are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "E" earlier document but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means  "P" document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search  19 November, 2002 (19.11.02)		"X" document of particular relevance; the considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the considered to involve an inventive step combined with one or more other such combination being obvious to a person document member of the same patent if	atter document published after the international filing date or riority date and not in conflict with the application but cited to inderstand the principle or theory underlying the invention ocument of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive tep when the document is taken alone ocument of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art ocument member of the same patent family  f mailing of the international search report  3 December, 2002 (03.12.02)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

International application No.
PCT/JP02/09668

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 4-42619 A (Fujitsu Ltd.),	1-4,9-12,
	13 February, 1992 (13.02.92), Page 2, upper right column, line 10 to page 4, upper right column, line 17; Figs. 1, 2, 4 to 6 (Family: none)	14-16
Y	JP 6-314977 A (NEC IC Miconsystem Kabushiki Kaisha), 08 November, 1994 (08.11.94), Column 1, line 30 to column 2, line 32 (Family: none)	1-4,9-12, 14-16
X	JP 11-202295 A (Seiko Epson Corp.),	13
Y	30 July, 1999 (30.07.99), Column 19, line 2 to column 21, line 16; column 23, lines 16 to 43; column 27, lines 24 to 29; Figs. 17 to 20 (Family: none)	14-16
X Y	JP 2001-134217 A (TDK Kabushiki Kaisha), 18 May, 2001 (18.05.01), Column 1, line 1 to column 6, line 41; Figs. 1 to 3, 14 (Family: none)	13 14-16
A	JP 2001-195014 A (TDK Kabushiki Kaisha), 19 Jury, 2001 (19.07.01), Full text; all drawings (Family: none)	13-16

International application No.
PCT/JP02/09668

Box I Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
1. Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:
Claims Nos.:  because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
3. Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box II Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
This International Scarching Authority found multiple inventions in this international application, as follows:  An EL display apparatus having a source driver is not novel (see JP 11- 282419  A (NEC Corp.) 1999. 10. 15). This subject matter does not overcome the prior art and is therefore not a special technical feature in the meaning of the second sentence of PCT Rule 13. 2. Claims 1-4, 9 define the invention "a source driver comprising a first current source for outputting a reference signal generated by a reference signal generating means in the form of current and a second current source so constituted as to deliver the reference signal outputted by the first power source". Claims 5-8 define the invention "a device comprising a first current output circuit which includes unit transistors (continued to extra sheet)  1. X As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.  2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Protest  The additional search fees were accompanied by the applicant's protest.
No protest accompanied the payment of additional search fees.
A protest accompanied the payment of additional scares reces

International application No.
PCT/JP02/09668

Continuation of Box No.II of continuation of first sheet(1)

each for outputting a first unit current and outputs a desired current to an EL device by combining the first unit currents and a second current output circuit which includes unit transistors each for outputting a second unit current larger than the first unit current and outputs a desired current to the EL device by combining the second unit currents". Claim 10 defines the invention "a source driver having unit transistors for outputting unit currents when selected according to an inputted video signal. Claims 11, 12 define the invention "a source driver having a group of transistors comprising a first transistor and a second transistor current-mirror-connected to the first transistor". Claims 13-16 define the invention "comprising a display area with a matrix of pixels having EL devices, transistor devices formed in the pixels, gate drivers for on-off control of the transistor devices, and source drivers for supplying video signals to the transistor devices". These five groups of inventions are not so linked as to form a single general inventive concept.

### A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl<sup>7</sup> G09G3/30, 3/20, H03M1/74

### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl<sup>7</sup> G09G3/30, 3/20, H03M1/74

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2002年1994-2002年

日本国登録実用新案公報日本国実用新案登録公報

1996-2002年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

### C 関連すると認められる文献

1し、 肉座りつ		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	US 6091203 A (NEC corp.) 2000.07.18、 全文全図 & JP 11-282419 A	1-4, 9- 12, 14- 16
A		5 – 8
Y	WO 99/65011 A2 (KONINKLIJKE PHILIPS ELECTRONIC S N. V.) 1999. 12. 16、全文全図 & JP 2002-517806 A	1-4、9- 12、14- 16

### |X| C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

### \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

### の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

19.11.02

国際調査報告の発送日

03.12.02

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 鈴野 幹夫



8621

電話番号 03-3581-1101 内線 6489

C (続き).	関連すると認められる文献		田がキナム
引用文献の カテゴリ <u>ー</u> *	引用文献名 及び一部の箇所が関連するときは	、、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 8-340243 A (キャノン株2.24、第2欄第16行-第4欄第19		1-4、9- 12、14- 16
Y	JP 4-42619 A (富士通株式会3、第2頁右上欄第10行-第4頁右上欄図、第4図-第6図 (ファミリー無し)		1-4, 9- 12, 14- 16
Y	JP 6-314977 A (日本電気ア 株式会社) 1994.11.08、第1欄 行(ファミリー無し)		1-4、9- 12、14- 16
X	JP 11-202295 A (セイコー		1 3
Y	99.07.30、第19欄第2行-第2 第16行-第43行、第27欄第24行- (ファミリー無し)		14-16
X	JP 2001-134217 A (ティ		1 3
Y	2001.05.18、第1欄第1行-第 3、図 14 (ファミリー無し)	6欄第41行、図1-	14-16
		and a state to a serv	
A	JP 2001-195014 A (ティ 2001.07.19、全文全図 (ファミ		13-16
	·		
	•		

第 I 欄 請求の範囲の一部の調査ができないときの意見 (第 1 ページの 2 の続き)	
法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について成しなかった。	て作
1. 請求の範囲 は、この国際調査機関が調査をすることを要しない対象に係るものであるつまり、	0
2. □ 請求の範囲 は、有意義な国際調査をすることができる程度まで所定の要件を満たしてない国際出願の部分に係るものである。つまり、	· <b>(</b>
3. 請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定 従って記載されていない。	:1C
第Ⅱ欄 発明の単一性が欠如しているときの意見 (第1ページの3の続き)	
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。	
ソースドライバを有したEL表示装置は新規ではなく(JP 11-282419 A(日本電気株式会社)1999.10.15 等参照)、当該構成は先行技術の域を出ないから、PCT規則13.の第2文の意味において、当該構成は特別な技術的特徴ではない。請求項1-4、9は「基準信号生成手段によって生成された基準信号を電流にて出力する第1電流源と、前記第1電流源によって出力れた基準信号を電圧にて受け被すように構成された第2電流源を具備したソースドライバ」に関する発明であり、請求項5-8は「第1単位電流を出力する複数の単位トランジスタを含んでなり、前記第単位電流を組み合わせることにより所望の電流をEL素子に出力する第1電流出力回路と、第1単位電流よりも大きい第2単位電流を出力する複数の単位トランジスタを含んでなり、前記第2単位電流を出力を含むましたより所望の電流をEL素子に出力する第2電流出力回路を具備」する発明であり、請求項10は「入力された映像信号に対応して選択された場合に単位電流を出力する単位トランジスタを含んでなり、前記第2単位電流を出力する第2電流出力回路を具備」する発明であり、請求項10は「入力された映像信号に対応して選択された場合に単位電流を出力する単位トランジスタ複数有するソースドライバ」に関する発明であり、請求項11、12は「第1のトランジスタと、前記第1のトランジスタとカレントミラー接続された複数の第2のトランジスタ素を有するソースドライバ」に関する発明であり、請求項13-16は「EL素子を有する画素がマトリックス状に形成された表示領域と、前記画素に形成されたトランジスタ素子と、前記トランジスタ素オンオフ制御するゲートドライバと、前記トランジスタ素子に映像信号を供給するソースドライバとを具備」する発明であり、これら5つの発明群が単一の一般的発明概念を形成するように連関している連の発明であるとは認められない。	」さ 1 組を を 群子 を
1. X 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な の範囲について作成した。	清求
2. 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、 加調査手数料の納付を求めなかった。	、追
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の付のあった次の請求の範囲のみについて作成した。	の納
4. 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に言されている発明に係る次の請求の範囲について作成した。	記載
追加調査手数料の異議の申立てに関する注意	

### EL DISPLAY PANEL AND EL DISPLAY APPARATUS COMPRISING IT

Publication number: WO03027998
Publication date: 2003-04-03

Inventor: YAMANO ATSUHIRO (JP); TAKAHARA HIROSHI (JP);

TSUGE HITOSHI (JP)

Applicant: MATSUSHITA ELECTRIC IND CO LTD (JP); YAMANO

ATSUHIRO (JP); TAKAHARA HIROSHI (JP); TSUGE

HITOSHI (JP)

Classification:

- international: G09G3/32: H01L27/32: G09G3/32: H01L27/28: (IPC1-

7): G09G3/30; G09G3/20; H03M1/74

- European: G09G3/32; H01L27/32C4B
Application number: W02002JP09668 20020920

Priority number(s): JP20010291598 20010925: JP20010332196 20011030:

JP20020136157 20020510

### Also published as:



EP1450341 (A1) US2005057580 (A CN1559064 (A)

### Cited documents:




US6091203 WO9965011 JP8340243 JP4042619 JP6314977

more >>

Report a data error he

### Abstract of WO03027998

In a source driver 14 which an EL display apparatus comprises, the gate voltage of the firststage current source by a transistor 631 is impressed on the gate of an adjacent transistor 632a of the second-stage current source. As a result, a current flowing through the transistor 632a is delivered to a transistor 632b of the second-stage current source. The gate voltage by the transistor 632b of the second-stage current source is impressed on the gate of a transistor 633a of the third-stage current source. As a result, a current flowing through the transistor 633a is delivered to a transistor 633b of the third-stage current source. The gate of the transistor 633b of the third-stage current source is provided with many current sources 634 according to a necessary number of bits. In a source driver (14) which an EL display apparatus comprises, the gate voltage of the firststage current source by a transistor (631) is impressed on the gate of an adjacent transistor (632a) of the second-stage current source. As a result, a current flowing through the transistor (632a) is delivered to a transistor (632b) of the second-stage current source. The gate voltage by the transistor (632b) of the second-stage current source is impressed on the gate of a transistor (633a) of the third-stage current source. As a result, a current flowing through the transistor (633a) is delivered to a transistor (633b) of the third-stage current source. The gate of the transistor (633b) of the third-stage current source is provided with many current sources (634) according to a necessary number of bits.



Data supplied from the esp@cenet database - Worldwide